Логический элемент или-не

) Приоритет йоударствеыывй комитет СССР во делам ызооретеиый ы открытыйпубликовано 05,04,79,Бюллетень13 Дата опубликования описания 09,04,79 21,37488.8)(7 Авторзобретеиия Н. Кармаэинский 71 Московский ордена Трудового Красного Знамени инженерно-физический институт ител(5 В) МЕНТ ИЛИ-НЕ следую му вых содерж Изобретение относится к вычислительной технике, электронике, автоматике и,в частности, может использоваться в интегральных схемах и БИС на дополняющих МНИ-ю ранзисторах,Известны логические элементы ИЛИ-НЕ на дополняющих МНН-ггранзисторах,содержащие пары тт - и р -канальных транзисторов, в которых сток о -канальноготранзистора подключен к стоку р-каналького транзистора и к логическому выходу элемента, затворп -канального транзистора подключен к затвору р-канального транзистора и к логическому входуэлемента, истоки и подложки в -канальныхтранзисторов всех пар подключены к обшей шине, исток и подложка р-канального транзистора первой пары и подложкир-канальных транзисторов остальных парподключены к шине питания, истоки р-канальных транзисторов второй и последующих пар подключены к логическому выходу предыдущей пары 1 Ц,Недостатком известного элемента является искажение передачи уровня напряжения логического нуля при некоторых наборах входных переменных.Известен элемент ИЛИ-НЕ, содержа 1 ций пары дополняющих р-и тт-канальных транзисторов. Число пар транзисторов равно числу входных переменных. Истоки и подложки тт -канальных транзисторов каждой пары подключены к общей шипе, стоктт-канального транзистора подключен к стокур-канального транзистора и к соответствующему логическому выходу элемента; затвор тт -канального транзистора подключен к затвору р -канального транзистора и к соответствующему логическому входу элемента; исток иподложка р-канального транзистора первой пары и подложки р -канальных транзисторов остальных пар подключены к шине питания; истоки р -канальных транзисторов второй и пощих пар подключены к логическооду предыдущей пары, Элементит дополнителытые транзисторы,656214 3подключенные между выходом данной пары и выходом последующей пары, причемчисло дополнительных параллельно включенных транзисторов соответствует номеру данной пары. Затвор первого и каждого из последующих дополнительных параллельно включенных транзисторов подключен, соответственно, к логическому входупервой и последующих пар дополняющихтранзисторов, предшествующих данной паре. Пополнительные транзисторы предназначены для улучшения передачи уровнянапряжения логического нуля -И принекоторых наборах входных переменных Я,Недостаток элемента в том, что дополнительные транзисторы образуют последовательную цепь при передаче уровня напряжения логического нуля, причемразмеры дополнительных транзисторовпри интегральном исполнении элемента 20увеличиваются пропорционально числу последовательно соединенных транзисторов,т.е. пропорционально числу входов элемента. Это приводит к увеличению площадиэлемента на кристалле и снижению бысчродействия,Цель изобретения - уменьшение площади при интегральном исполнении и повышение быстродействия.Пля достижения поставленной цели в ЗОлогическом элементе ИЛИ-НИ, содержащем пары дополняющих и и р -канальныхтранзисторов, число которых равно числувходных логических переменных, в каждой паре исток и подложка и -канальноготранзистора подключены к обшей шине,счок и -канального транзистора подключен к стоку р -канального транзистораи к соответствующему выходу элемента,затвор и -канального транзистора под- фключен к затвору р -канального транзистора и к соответствующему логическомувходу элемента, исток и подложка р -канального транзистора первой пары иподложки р -канальных транзисторов остальных пар подключены к шине питания,истоки р -канальных транзисторов второй и последующих пар подключены, соответственно, к логическому выходу предыдущей пары, а также содержащем до Ополнительные т -канальные транзисторы,подключенные к выходу каждой пары, начиная со второй, число которых равночислу пар дополняющих транзисторов,предшествующих данной, затвор первогои каждого следующего дополнительноготранзистора, подключен, соответственно,к логическому входу первой и последуюцих пар дополняющих транзисторов, предшествующих данной паре, истоки и подложки дополнительных и -канальных транзисторов подключены к общей шине, а их стоки - к логическому выходу, соответствующему данной паре дополняющих транзисторов.На чертеже представлена электрическая принципиальная схема предложенного элемента ИЛИ-НЕ.Логический элемент ИЛИ-НЕ имеет .логические входы 1-4 элемента, логические выходы 5-8 элемента. Число входов и выходов элемента соответствует числу пар дополняющих и-и р -канальных транзисторов и равно щ .Истоки и подложки дополняющих ъ -канальных транзисторов 9-12, соответственно, первой, второй, третьей и в -й пары и истоки и подложки дополнительных п -канальных транзисторов 13-18 подключены к обшей шине 19, сток транзистора 9 подключен к стоку дополняющего р -канального транзистора 20 первой пары, к выходу 5 и к истоку дополняющего р -канального транзистора 21 второй пары, сток транзистора 10 подключен к стокам транзисторов 13 и 21, к выходу 6 и к истоку дополняющего р -канального транзистора 22 ретьей пары, сток которого подключен к стокам транзисторов 11, 14, 15, к выходу 7 и к истоку дополняющего р -канального транзистора последующей пары (при е - -4 к истоку транзистора 23 е -ой пары).Сток дополняктщего р -канального транзистора 23 п -ой пары подключен к выходу 8 и к стокам транзисторов 12, 16-18. Исток и подложка транзистора 20 первой пары и подложки транзисторов 21- 23 остальных пар подкл 1 очены к шине 24 питания. В каждой паре затворы дополняющих й:и р -канальных транзисторов (9 и 20, 10 и 21, 11 и 22, 12 и 23) подключены, соответственно, к логическим входам 1-4, Затворы дополнительных транзисторов 13,14,16 подключены к логическому входу 1, затворы транзисторов 15, 17 - к логическому входу 2, затвор транзистора 18 подключен к логическому входу предшествующей (го -1)-ой пары. Устройство работает следующим обраНа каждом из выходов 5-8 последовательно выполняются функции у 3 от соУЕ=ХЕЕ 2 = хФ+ х 2уз = хЕ+ хг +хЗтй = х 1 + х 2 + х 3 + х ттэ Осоэенность работы элемента состоит в следующем, 10Если бы отсутствовали дополнительные транзисторы, например, транзистор 10 то при поступлении на вход 1 напряжения логической единицы, а на вход 2 - напряжения логического нуля ца выходе 6 второй пары должен был бы установиться уровень напряжения логического нуля, близкий к потенциалу обшей шины. Однако, это не произойдет, так как уменыееение напряжения на выходе 6 будет про исходить только до величины порогового напряжеепея р -канального транзистора 21, после чего транзистор 21 закроется.Очевидно, если элемент имеет тте входов, то (пэ -1) Еэ-канальных транзисторов оказываются соединенными последовательно между выходом пеовой и ттт-ой пары, Поэтому 11 апряжее 1 ие на логическом выходе пэ -ой пары будет составлять (ете -1),ф Опорр, где Опорр - пороговое З 0 напряжение р -канального транзистора, В этом случае пределытое число входов схемы ограничено величиной Логический элемент ИЛИ-НЕ, содержащий пары дополняющих ее-и р -канальных транзисторов, число которых. равно числу входных логических переменных, в каждой паре исток и подложка еэ -каттального транзистора подключены к обще шике, сток тэ -канального транзистора подключен к стоку р -каетального транзистора и к соответствующему логическому выходу элемента, затвор п -канального транзистора Йодклеочен к затвору р -канального транзистора и к соответствутошему логическому входу элемеетта, исток и подложка р -канального транзистора первой пары и подложки р -каееальетых транзисторов остальных пар подключены к шине питапия истоки Р каееальететх транзтесторов второй и последующих цар подключены, %. соответственно, к логическому выходупредыдущей пары, а также содержатций доттолцительцые тэ -канальные транзисторы в каждой паре, начиная со второй, ЯчислО котОрьтх равео числу пар доПО 7 н я" юших транзисторов, предшествукидих данной, затвор первого и каждого следуюше- ГО дополнитель 110 ГО траетзистора подклеоф чен, соответственето, к логическому входу ОдопЕ.Е порр ответствующих входных логических переменных х, где- 1, 2, 3 пэ Огде Одоп- допустимое максимальное значение уровня напряжения логического нуля. Изо( ) следует, что,если Одоп Опорр, топрактически построить логическую схемунельзя, Чтобы устранить этот недостаток,включены дополнительные транзисторы.Если напряжение на входе 1 Оцравно напряэетенттю логической едиэтиДыОВх 1=0"а Оих 2 равно напряжениюлогического нуля Овх 2= Оо, то на, выходе 6 установится уровень напряжения,равный Оо, так как откроется дополни-,тельный транзистор 13,Отметим, что установление уровня напряжения Оо на выходе 6 произойдет также быстро, как и на выходе 5, если транзисторы 9 и 13 имеют одинаковые размеры и к выходам 5 и 6 подключеныодинаковые емкости нагрузки, Так кактранзистор 13 предназначен только дляустановления на выходе 6 напряжениянулевого уровня при одной комбинации входных сигналов, то этот транзисторможет иметь минимальные размеры,Аналогичные функции выполкяют и дополнительные транзисторы, подключеетньМк выходам других пар. Например, транзистор 14 обеспечивает уровень напряженияэона выходе 7 при Овхе О и Овхз = Ее- отранзистор 15 - при Овхг = О" и Овхз == Оо. Наконец, оба транзистора 14 и 15открыты прц Овх 1 = Овха = О . Все допол4пительные транзисторы могут иметь минимальные размеры, так как быстродействие элемента будет ограничено тольковременем установления уровня напряжения О на выходе 8 прц переключениивходнОГО сиГцала Оц,е из сОстОяния Ов состояние Оо и напряжении, равном 0на всех остальньех входах элемента.Таким образом, все дополнительныетранзисторы в данном элементе имеютпри интегральной рвалцзацтен значительноменьшие размеры, так как на них не накладьтваются никакие дополнительные ограничения. Предложеептое вклесчение дополнительных транзисторов обеспечиваетповышение быстродействия элемента приустановлении на выходах напряжения логического нуля,Формула изобретения7 656214 8первой и последующих пар дополняющих кому выходу, соответствующему даннойтранзисторов, предшествующих данной па- паре дополняющих транзисторов.ре, отличающийся тем,что, Исжчники информации, принятые вос целью уменьшения плошади при инте- внимание при експертизегРальном исполнении и повышениЯ быстРо. Патент США3769523,действия, истоки н подложкн дополнитель- кл. 307-205, 1971.ных и -канальных транзнсторов подключе 2, Патент Великобритании %1300495,ны к обшей шине, а их стоки - к логичес л, Н 3 Т, 1972.Составитель Л. ПетроваРедактор И, Марховская Техред Э, Чужих Корректор П, Макаревич1Заказ 1551/48 Тираж 1059 Подписное ЦНИИПИ Государственного комитета СССР по делам нзобретений и открытий 113035, Москва, Ж, Раушская наб., д, 475 филиал ППП "Патент", г, Ужгород, ул, Проектная, 4