Логический элемент

Союз Советских Социалистических Республик(43) ОпублИковано 2821 18-2 вки-Государственннй комитетСовета Министров СССРпо делам изобретенийи открытий УДК 621. 374) Автор изобретения Кармаэински Красного Знамнститут Московвкий ордена Трудового инженерно"физический(54) ЛОГИЧЕСКИЙ ЭЛЕМЕ то ка но функцидляора и Изобретение относится к областивычислительной техники, электроники,автоматики и, в частности, можетбыть использовано при разработкебольших интегральных схем на дополняющих МДП-транзисторах,Известны инверторы на дополняющихМДП-транзисторах и логические элементы, выполняющие различные логические функции, существенными признаками которых является наличие пар дополняюШих транзисторов, П- и р-канальных, в которых сток и-канального транзистора подключен к стоку рканального транзистора и к логическому выходу элемента, затвор л -канального транзистора подключен кзатвору р-канального транзистора ик логическому входу элемента, истоки П-канальных транзисторов и ихподложки подключены к общей шине,истоки р-кайальных транзисторов иих подложки подключены к плюсовойшине 11.Недостатком известных логическихэлементов является наличие, толькоодного выхода.Известен логический элемент, содержащий ряд инверторов на дополняющих МДП-транзисторах, первый инверр подключен между шинами источнипитания, а следующий - между одй иэ шин источника питания и выходом предыдущего инвертора, причем вход и выход каждого из инверторов являются соответственно входом и выходом элемента, в каждом из инверторов подложки н -канальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов - кплюсовой шине 2.Недостатком известного элемента является то, что на выходе каждого инвертора Реализуется только яНЕ-И (либоНЕ-ИЛИ) входных, сигналов этого инверт всех предшествующих.Цель изобретения. - Расширение функциональных возможностей элемента,Для достижения поставленной цели в логическом элементе, Содержащем три инвертора на дополняющих МДП- транзисторах, в котором первый инвертор подключен между шинами источника питаниявторой - между выходом первого и одной из шин источника питаниявход и выход каждого из инверторов являются соответственно входом и выходом элемента, и в каж,дом из инверторов подложки й-канальных транзисторов подключенык общейшине, а подложки р-канальных транзисторов - к плюсовой шине, третий инвертор включен между выходом первого инвертора и одной из шин источника питания, не подключенной ковторому инвертору, вход третьего инвертора подключен ко входу второгоинвертора. На фиг. 1 представлена принципиальная схема элемента, где первый инвертор 1 на дополняющих МДП-транзисторах 2 и 3 включен между плюсовой шиной 4 и общей шиной 5, второй ин-вертор 6 на дополняющих МДП-транзисторах 7 и 8 включен между общей шиной 5 и выходом 9 первого инвертора 1, а третий инвертор 10 на дополняющих МДП-транзисторах 11 и 12 включен между плюсовой шиной 4 и выходом 9 первого инвертора;1, Вход 13 первого инвертора 1 и вход 14 второго ин. вертора 6, объединенный со входом третьего инвертора 10, являются, соответственно, входами элемента. Выход 9 первого инвертора 1, выход 15 второго инвертора 6 и выход 16 третьего инвертора 10 являются, соответственно, выходами элемента. Подложки 11-канальных транзисторов 2, 7, 11 подключены к общей шине 5, подложки р-канальных транзисторов 3, 8, 12 - к плюсовой шине 4.На фиг. 2 представлена таблица истинности, поясняющая работу элемента.Элемент работает следующим образом. Если на входы 13 и 14 поступает напряжение логического нуля, то закрыты л-канальные транзистоРы 2, 7, 11, а р-канальные транзисторы 3, 8, 12 открыты.Следовательно на всех выходах 9, 15, 16 устанавливается напряжение логической единицы. Если на вход 13 поступает напряжение логического нуля, а на вход 14 - напряжение логической единицы, то транзисторы 8 и 12 закрываются, а транзисторы 7 и 11 открьваются. Так как открыт тран" зистор 3, то на выходе 9 напряжение соответствует напряжению логической единицы и через транзистор 11 это напряжение передается на выход 16. Отпирание транзистора 7 приводит к тому, что на выходе 15 устанавливается напряжение логического нуля.Если на входе 13 - напряжениЬлогической единицы, а на входенапряжение логического нуля, то открыты транзисторЫ 2, 8, 12, а закрыты транзисторы 3, 7, 11. Через открытый р-канальный транзистор 12 навыходе 16 устанавливается напряжениелогической единицы, а на выходах 9 5 и 15 через открытые транзисторы 2 и8 - напряжение логического нуля. Принапряжении логической единицы наобоих входах 13 и 14 открываютсятранзисторы 2, 7, 11 и закрываются 10 транзисторы 3, 8, 12, при этом навсех выходах устанавливается напряжение логического нуля.Таким образом, в соответствии стаблицей истинности, на выходе 9(У ) выполняется Функция "НЕ отвходной переменной Х на входе 13,на выходе 15 (У ) - Функция ИЛИНЕ, а на выходе 16 (У ) - фУнкцияИ-НЕ от двух входных. переменныхХ и Х, на входах 13 и 14.Таким образом, на каждом из выхо"дов данного элемента формируются различные Функции от входных переменных,что расширяет Функциональные возмож"ности элемента при использовании егов аппаратуре30 Формула изобретения 35 40 45 50 55е Логический элемент, содержащийтри инвертора на дополняющих МДПтранзисторах, первый инвертор под"ключен между шинами источника питания, второй - между выходом первого инвертора и одной иэ шин источника питания, вход и выход каждого из инверторов являются, соответственно, входом и выходом элемента, в каждом из инверторов подложки П-канальных транзисторов подключены к общей шине, а подложки Р-канальных транзисторов - к плюсовой шине, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, третий инвертор включен между выходом первого инвертора и одной из шин источника питания, не подключенной ко второму инвертору, вход третьего инвертора подключен ко входу второго инвертора.Источники информации, принятые во внимание при экспертизе:1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. М., Сов. радио, 1973.2. Патент Великобритании 91300495, кл, Н 3 Т, 1972.лиал ППП Патент, г.ужгород, ул.Проектная,Заказ 5640/53 Тираж 1087 ЦИИИПИ Государственного коми по делам изобретений 113035, Москва, Ж, Подписноеета Совета Министрои открытийадская наб д.4/5