Логический элемент и-не

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскнк Соцналнстнческнк Республик,а. Кл, Н 03 К 19/ 2) Заявлено 1412.7 554 с присоединением заявки Я Государственный комитет СССР едам изобретений и открытийата опубликования описания 0504.79(72) Авт бретения А.Н. Кармазинск Заявит Московский ордена Трудового Красного Знамеинженерно-физический институт(54) логический элемент и-н первой транзи чены кных тр щих пащей па общей нзист подк ы (13Недостатком и является искажен напряжения .логич некоторых наборавестных элементове передачи уровняской единицы привходных перемен ных. Изобретение относится к вычисли- тельной технике, электротехнике, автоматике и, в частности, может использоваться в интегральных схемах и БИС на дополняющих МДП-транзисторах, бИзвестны логические элементы И-НЕ на дополняющих МДП-транзисторах, содержащие пары дополняющих й и канальных транзисторов, в которых сток н -канального транзистора под ключен к стоку Р-канального транзистора и к логическому выходу элемента, затвор П-канального транзистора подключен к затвору р -канально- ного транзистора и к логическому вхо-б ду элемента, истоки и подложки Р - канальных транзисторов всех пар подключены к шине питания, истоки и подложка т 1-канального транзисторапары и подложки П-канальных ЯФсторов остальных пар подклюшине, истоки й-канальа оров второй и последуюр лючены к выходу предыдур Яб Известен элемент И-НЕ, содержащий пары дополняющих й и Р-канальных транзисторов, число которых равно числу входных логических переменных, в каждой паре исток и подложка Р-канального транзистора подключены к мине питания, сток Р-канального транзистора подключен к стоку П- канального транзистора и к соответствующему логическому выходу элемента; затвор Р -канального транзистора подключен к затвору П-канального транзистора и к соответствующему логическому входу элемента: исток и подложка т 1-канального транзистора первой пары и подложки й-канальных транзисторов остальных пар подключены к общей шине, истоки Н -канальны транзисторов второй и последующих пар подключены к логическому выходу предыдущей пары. Элемент содержит дополнительные транзисторы, подключен ные между выходом данной пары и выходом последующей пары, причем число дополнительных параллельно включенных транзисторов соответствует номеру данной пары, затвор первого и каждого из последующих дополнительных, параллельно включенных транзисторов подключен к логическому входу первойи последующих пар дополняющихтранзисторов, предшествующих даннойпаре. Дополнительные транзисторыпредназначены для улучшения передачиуровня напряжения логической единицыпри некоторых наборах входныхпеременных 21,5Недостаток элемента в том,. что дополнительные транзисторы образуют последовательную цепь при передачеуровня напряжения У , что требуетувеличения размеров дополнительных 10транзисторов при интегральном исполнении элементов пропорционально числу логических входов. Это приводит .к увеличению площади, занимаемойэлементом на кристалле, и снижению 15быстродействия.Цель изобретения - уменьшение площади элемента при интегральном исполнении и повышение быстродействия.Для достижения поставленной целив логическом элементе И-НЕ, содержащем пары дополняющих П .и -канальных транзисторов, число которых равно числу входных логическихпеременных, в каждой паре исток иподложка р-канального транзистораподключены к шине питания, сток р -канального транзистора подключен кстоку П-.канального транзистора ик соответствующему логическому выходу элемента, затвор р -канальноготранзистора подключен к затвору П -канального транзистора и к соответствующему логическому входу элемента,исток и подложка П -канального транзистора первой пары и подложки П -канальных транзисторов остальных парподключены к общей шийе, истоки Пканальных транзистороввторой ипоследующих пар подключены к логическому выходу предыдущей пары, а 40также содержащий донолнитапьные Рканальные транзисторы в каждой паре,начиная со второй, число которыхравно числу пар дополняющих транзисторов, предшествующих данной, 45затвор первого и каждого . следующегодополнительного трайзистора подключен соответственно к логическомувходу первой и последующих пар дополняющих транзисторов, предшествующихданной паре, истоки и подложки до-.полнительных Р -канальных транзисторов подключены к шине питания, астоки - к логическому выходу, соответствующему данной паре дополняющих транзисторов.На чертеже представлена электрическая принципиальная схема элемента И-НЕ.Устройство содержит логическиевходы 1 -4 элемента, логические выходыБО5-8 элемента. Число входов и выходовэлемента соответствует числу пар дополняющих п и Р -канальных транзисторов и равно в.Истоки и подложки дополняющих р -канальных транзисторов 9-12, соответственно,первой, второй, третьей и л-ой пары и истоки и подложки дополнительных Р -канальных транзисторов 13-13 подключены к шине 19 питания, сток транзистора 9 подключен к стоку дополняющего П - канального транзистора 20 первой пары, к выходу 5 и к истоку дополняющего П-канального транзистора 21 второй пары, сток транзистора 10 подключен к стокам транзисторов 13 и 21, к выходу 6 и истоку дополняющего П-канального транзистора 22 третьей пары, сток которого подключен к стокам транзисторов 11, 14, 15, к выходу 7 и к истоку дополняющего П-канального транзистора последующей пары (при щ 4 к истоку транзистЬра 23 щ -ой пары).Сток дополняющего П -канального транзистора 23 Ф-ой пары подключен к выходу 8 и к стокам транзисторов 12, 16-18, Исток и подложка транзистора 20 первой пары и подложки транзисторов 21-23 остальных пар подключены к общей шине 24. В каждой, паре затворы дополняющихи р -канальных транзисторов (20 и 9, 21 и 10, 22 и 11, 23 и 12) подключены, соответственно, к логическим входам 1-4. Затворы дополнительных транзисторов 13, 14, 16 подключены к логическому входу 1, затворы транзисторов 15, 17 - к логическому входу 2, затвор транзистора 18 подключен к логическому входу предшествующей ( Ф)-ой пары.Устройство работает следующим образом.На каждом из выходов 5-8 последовательно выполняются Функции 1(, от соответствующих входных .логических переменных Х , где 3.= 1,2,3, . щ.о1 1 11 1 2,г фЗ 1 2 ЪУу в= Х 1 Х 2 хз ". хеОсобенность работы элемента состоит в следующем. Если бы отсутст-. вовали дополнительные транзисторы, например, отсутствовал бы транзистор 13, то при поступлении на вход 1 напряжения логического нуля 00, а на вход 2 напряжения логической едини 4цы 0 - на выходе 6 второй пары должен был бы установиться уровень напряжения О, близкий по величине к потенциалу шины питания, Однако, на выходе 6 напряженке будет меньше напряжения питания на величину порогового напряжения транзистора 21, через который уровень напряжения логической единицы с выхода 5 поступает на выход 6.Очевидно, если элемент имеет в входов, то при поступлении напряжения логического нуля на пеРвый логический вход и напряжения логической единицы на остальные (в -1) входы, (т -1) П-канальных транзисторов окажутсявключенными последовательно между выходами первой и п-ой пары. Поэтому напряжение на выходе в -ой пары будет отличаться от напряжения на выходе первбй пары на величину (т -1) О пор. Н, где О пор. Р -пороговое напряжение П -канального транзистора, 5 Если предположить, что на выходе 5 напряжение равно напряжению питания Е, то на выходе 81 ООных- Одоп- допустимому мини 1мальному уровню напряжения логическойединицы, то предельное число входовлогического элемента 51 ВЙ - +4 14) Е-Одоп пор. и Из (1) следУет, что, еслиЕ-ОДп Опор,п,то практически построить логическую схему нельзя. Чтобы устранить этот недостаток, включены до.полнительные транзисторы. Например, если на входе 1 напряжение 1)ф, а 25 на входе 2-ц" , то открывается, Р - канальный транзистор 13 и на выходе б устанавливается уровень напряжения логической единицы такой же, как и на выходе 5. Отметим, что время уста новления на выходах б и 5 будет практически одинаковым, если транзисторы 9 и 13 имеют одинаковые размеры и к выходам 5 и б подключены оди-, наковые емкостные нагрузки. 35Так как транзистор 13 предназначен для установления на выходе б уровня напряжения Ф при одной комбинации входных сигналов, то этот транзистор может иметь минимальные размеры. Аналогичные функции выполняют и дополнительные транзисторы подключенные к выходам других пар.Например транзистор 14 .обеспечивает уровень напряжения О" на выходе 7 при Ов = Б , БЕ= О , транзисторо 4 45 15 в .при П: и и О: О . Наоконец, оба транзистора 14 и 15 открыты при ОВ, = О =О.Все дополнительные транзйсторы могут иметь минимальные размеры, так как быстродействие 50 элемента будет ограничено только временем установления уровня напряженияна выходе 8 при переключениия напряжения на входе 1 из состояния О в состояние У и при уровне напря жения, равном О" на всех остальных входах. Таким образом, все дополнительные транзисторы н предложенном элементе имеют при интегральной реализации значительно меньшие размеры, так как на них не накладываются никакие дополнительные ограничения. Предложенное включение дополнительных транзисторов обеспечивает повьпдение быстродействия элемента при установлении на выходах уровня напряжения логической единицы.ФорМула изобретенияЛогический элемент И-НЕ, содержа"щий пары дополняющих ) и Р -канальных транзисторов, число которыхравно числу входных логических переменных, в каждой паре исток и подложка Р-канального транзистораподключены к шине питания, стокканального транзистора подключен кстоку р-канального транзистора .и ксоответствующему логическому выходуэлемента, затвор Р-канальноготранзистора подключен к затвору Иканального .транзистора и к соответствующему логическому входу элемента,исток и подложка И -канального тран-зистора первой пары и подложки й -канальных транзисторов остальных парподключены к об.н" шине, истоки Иканальных транзисторов второй и последующих пар подключены соответственно к логичес-ему выходу предыдущей пары, а также содержащий дополнительные 0 -канальные транзисторыв каждой паре, начиная со второй,число которых равно числу пар дополняющих транзисторов, предшествующихданной, затвор первого и каждогоследующего дополнительного транзисгора подключен соответственно к логическому входу первой и последующихпар дополнительных транзисторов, предшествующих данной паре, о т л и ч аю щ и й с я тем, что, с целью уменьшения площади при интегральном исполнении и повышении быстродействия,.истоки и подложки дополнительных-канальных транзисторов подключены к шине питания, а стоки - к логическому выходу, соответствующемуданной паре дополняющих транзисторов,Источники информации, принятыево внимание при экспертизе1. Патент США Р 3769523,кл. 307-205, 1971.2. Патент Великобритании 9 1300495,кл. Н 3 Т, 1972,Составитель Л. Петрова Техред Д.Бабурка Корректор С.Шекмар Редактор И. Марховская Заказ 191 б/1 Тираж 1059ЦНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное Филиал ППП Патент, г. Ужгород, ул, Проектная, 4