Устройство согласования ттл с мдп интегральными схемами

Номер патента: 513502

Авторы: Герасимов, Гусаков, Кармазинский, Орлов, Штанько

ZIP архив

Текст

Союз Советских Социалистических Реса убвик(22) Заявлено 1 9.07.74 (21) 20469 Н 0 9/00 неоединением заяв ааа) ааиатют цна ИМ 36 фжВЩЭАМ куааастСаввта Меюеаа,аааав 23) ПриоритетЯ) 0 публмковаио 05,05,76.Бвлле емь Мю 17 .28,05,76 Р) УЙК 621,374(088.8 46) Дата опубликования а мя Герасимов, А. Н. Кармазииский, В. Б. В. Орлов и С. Д. Штанько 2) Авторы изобретеми саков,71) Заявитель АСОВАНИЯ ТТЛС МДП ИНТЕГРАЛЬНЫМ,СХЕМАМИ СТРОИСТВО Изобретение относится к электронике, электронной и вычислительной технике и предназначено для согласования низковольтных интегральных схем на биполярных транзисторах с высоковольтными интегралЬными схемами иа дополняющих МДП-траизиоторах.Известно устройство согласования ТТЛ с МДП интегральными схемами, содержащее входной МДП-транзистор и инвертор на до-" полкяющвх МДП-транзис-орах, Недос,тетками этого устройства являются значительная величина потребляемой мощности и ухудшение надежности.С целью новыжения надежности и уменьшения потребляемой мошиости в предложенное устройстВо введены два дополнительных инверторе иа дополняющих МДП-транзисторах; затвор- ф -канального трайзистора первого дополнительного вввертора соедмиен с выходом второго дополиительиого внвертора, а затвор-канального транзистора второго дополнительного иывертора - с выходом первого дополнительного иивертора, затворы и -канальных транзисгоров первого и второго дополнительных инверторов соединены со входом и выходом инвертора сооьветственно.На чертеже представлена схема устройства, которое состоит из транзисторов 1 -7 и источников напряжения 8, 9,Транзистор 1 является нелинейным резистором и служит для повышения уровня,логической "1 на выходе ТТЛ-схемы до10 +5 в. Транзисторы 2 и 3 образуют логичеокий инвертор, подключенный к источникунапряжения 8 (+5 в). Схема преобразованияуровней составлена из двух дополнительныхсложных инверторов на транзисторах 4-7,1 а,питаемых от источника напряжения 9(+10 в),13 атверы-канальных транзисторов 4 и 6,первого и второго дополнительных сложныхиыверторов подключены к выходам 10 и 11дополнительных сложных инверторов сооеч20 ,вещественно, затворы-канальных транзиоторов 5 и 7 дополнительных сложных инверторов нодкаочены ко входу 12 и выходу13 иогического инвертора.Схема работает следующим образом.25 Пусть в исходном состоянии уровень нв вы

Смотреть

Заявка

2046931, 19.07.1974

ПРЕДПРИЯТИЕ ПЯ В-2892

ГЕРАСИМОВ ЮРИЙ МИХАЙЛОВИЧ, КАРМАЗИНСКИЙ АНДРЕЙ НИКОЛАЕВИЧ, ГУСАКОВ ВЯЧЕСЛАВ МИХАЙЛОВИЧ, ОРЛОВ БОРИС ВЛАДИМИРОВИЧ, ШТАНЬКО СЕРГЕЙ ДМИТРИЕВИЧ

МПК / Метки

МПК: H03K 19/00

Метки: интегральными, мдп, согласования, схемами, ттл

Опубликовано: 05.05.1976

Код ссылки

<a href="https://patents.su/2-513502-ustrojjstvo-soglasovaniya-ttl-s-mdp-integralnymi-skhemami.html" target="_blank" rel="follow" title="База патентов СССР">Устройство согласования ттл с мдп интегральными схемами</a>

Похожие патенты