Логический элемент или-нена мдптранзисторах

"9 Нщена Ьрд Союз Советских Социалистическим Республик(61) Дополнительное к авт. св (22) Заявлено 03.08.77(21) 2 с присоединением заявки Мо 3761/18-2 К 19/ осударственный ком ите СССР по делам изобретений и открытий) Приоритет Опубли коеано 1 51 0.7 9 Бю Дата опубликования опис етень Мо я 15,1079(53) У Ь 21,3 (088,(72) Авторы изобретени Кармаэинский и Ю.В, Хорошко(,54) ЛОГИЧЕС 2 ных микроег сх резистор даются наотивление ется напряинвертора,ействие устго ро 5 Изобретение относится к области электроники, импульсной и вычислительной техники и может быть использовано в цифровых интегральных схемах.Известен логический элемент ИЛИ на МдП-транзисторах, содержащий вХодной.каскад и два инвертора. Входной каскад образован двумя транзисторами с.каналом р-типа, истоки которых соединены с соответствующими входами устройства, Стоки входных траМ- эисторов соединены с затворами транзисторов первого инвертора и через резистор - с истоками инвертирующих транзисторов первого и второго инвертора. Каждый из инверторов состоит из инвертирующего с каналом р-типа и нагруэочного с каналом р-типа транзисторов. Объединенные стоки инвертирующего и нагрузочного транзисторов первого инвертора соединены с объединенными затворами входных транзисторов и с объединенными затворами транзисторов второго инвертора, объе диненные стоки инвертирующего и нагруэочного транзисторов которого соединены с выходом элемента 111.Описанный логический элемент обла" дает рядом недостатков, затрудняющих о применение в интегра емах, а именно:1) он включает линейн ольшого номинала;2) входные сигналы по токи транзисторов, сопр аналов которых модулиру ением с выхода перво что ограничивает быст дройства;3) напряжение питания первого ин 1 вертора должно выбираться таким, чтобы под действием входных сигналов мог переключаться инвертирующий транзистор, на затвор которого подается напряжение с выхода первого инвертораИзвестен логический элемент на МДП-транзисторах, содержащий вход" ной каскад и инвертор, причем вход,ной каскад состоит из нескольких входных транзисторов с каналом и-типа, включенных параллельно, и двух нагрузочных транзисторов, первый - с каналом п-типа, а второй - с каналом р-типа, сток первого и исток второго нагрузочныхтранзисторов подключены к шине питания, исток первого и сток второго нагрузочных транзисторов - к стокам входных транэис10 торов, подложки и истоки, которых, а ."также"подложка первого нагруэочнага транзистора подключены к общей шине, затворы нагрузочных транзисторов входного каскада подключены к выходной шине элемента, а затворы входных транэисторон - к соотнетствующим входам элемента 121.Недостаток данного устройства низкая помехаустойчиность. Целью изобретения является повышение помехоустойчивости.Для достижения поставленной цели в логический элемент ИЛИ.-НЕ на МДП- транзисторах, содержащий последова" тельно включенные первый и второй инверторы на транзисторах с дополняющим типомпронодимости и нходйой каскад, состбящий из двух входных транзисторов, затворы которых подключены к соответствующим входам элемен" уа, истоки и подложки - к общей шиве, а стоки - к стоку первого нагрузочноготранзистора с каналом р-типа, истоку второго нагрузочного транзис- . тора с каналом и-типа и ко входу первого инвертора исток и подложка первого нагрузочного транзистора и сток второго "нагрузочного транзистора подключены к щине питания, подложка вто" рого нагрузочного:транзистора подключена к общей шине, а затворы первого и второго нагрузочных транзисторов к выходу второго инвертара, который является одновременно выходом элемента, в первый инвертор дополнительно введены иннертирующий с каналам и- типа и нагрузочный с,каналам р-типа транзисторы, подложки которых подключены соответственно к общей шине и шине питания, а э.атвары - к затворам транзисторов первого инвертора, сток . инвертирующего транзистора подключенк истоку дополнительного инвертирующего транзистора, сток которого подклю чен к стоку нЪгрузочного транзистора, исток которого подключен к стоку дополнительного нагрузочного транзистора, исток которого подключен к общей шине..Устройство показано на фиг. 1.Входной каскад состоит из первого 1, и второго 2 входных транзисторов с каналам и-типа и первого 3 с каналоми-типа и второго 4 с каналом ртипа нагрузочных транзисторов." Первый инвертор включает первый 5 и дополнительный 6 с каналами и- типа инвертирующие транзисторы, а также первый 7 и дополнительный 8 нагрузочные транзисторы с каналом р-типа.Второй инвертар состоит иэ инвертирующего транзистора 9 с каналом и-типа и нагруэочного транзистора 10 с каналом р-типа. Логический элемент включает также: шины питания 11, нулевого потенциала 12 и выходную 13,Источки и подложки входных транзисторов 1 и 2, подложка нагрузачного транзистора 3, истоки инвер" тирующих транзисторов 5 и б, а также исток и подложка инвертирующеготранзистора 9 присоединены к шиненулевого потенциала 12, Затворывходных транзисторов 1 и 2 соединены с соответствующими нхадами злемента Вх. 1 и Вх,2, Стоки входных транзисторов 1 и 2 объединены с истоками нагрузочнага транзистора 3 со стоком транзистора 4 и с зат 15ворами транзисторов первого инвер тора 5, б, 7 и 8, Подложка транзистора 4, а также сток транзистора 3,исток транзистора 4, подложки траниэстора 7,:истоки и подложки нагрузочных транзисторов 8 и 10 соединены с шиной питания 11. Затворы транзисторон 3 и 4,а также стоки транзисторов второго инвертора 9 и 10 подключенй к выходной шине.13. Стоктранзистора 5 объединен с истокомтранзистора 6 Стоки транэисторон,б и 7 .объединены.с затворами транзисторов 9 и 10. Исток транзистора7 объединен са стоком транзистора 8. ЗО Рассмотрим принцип рабаты предлагаемого логического элемента.Отметим, что для повышения помехоустойчивости элемент должен обладатьпередаточной характеристикой, имеюЗ 5 щей петлю гистерезиса, показаннуюна фиг. 2. Изменение ширины петлигистерезиса приводит к изменению помехоустойчивости как по отношению кположительной, так и отрицательной 40 пбмехам,.Петля гистерезиса может быть получена в схеме, обладающей положительной обратной связью. Изменение порогов срабатывания первой и второй ветви передаточной характеристики с петлей гистерезиса можно добиться, изменяя Пп и Б . Для этого и введе-гны дополйительные транзисторы в первый инвертор.Напряжение отпирания транзисторов6 и 7 зависит от разности потенциалов между их подложками и истоками.Для каждой пары транзисторов 5, б и7, 8 один из них, в частности транзистор 8 для пары 7, 8 и транзистор5 для пары 5, 6, создает отрицательную обратную связь для другого транзистора, в результате чего изменяется напряжение отпирания транзисторов6 и 7, Это приводит к изменению по О ложения передаточной характеристикиветви 1 и 2 сдвигаются по направлению ветвей 1 и 2.Увеличение входного напряжения назатворе одного иэ инвертирующих тран эисторов приводит к уменьшению на692089 Формула изобретения 5пряжения, в точке соединения истоковтранзисторов 3 и 4 со стоками транзисторов 1 и 2 и с затворами транзисторов 5, 6, 7 и 8.Транзисторы 7 и 8 остаются закрытыми до тех пор, пока напряжение неизменится до величины Еп - 0 р ,гдеЕ- напряжение питания, а П - пороговое напряжение р-канального тран-.зистора.В результате возникновения отрицательной обратной связи напряжениепереключения увеличивается. Следовательно, для того, чтобы произошлосрабатывание логического элемента,входной сигнал должен измениться набольшую величину,Регулировать напряжение переключения.логического элемента можно путем увеличения числа последовательносоединенных транзисторов в первоминверторе,Действие положительной обратнойсвязи обеспечивается соединениемвыхода элемента и затворов двух йа-.грузочных транзисторов с каналамии- и р-типов. действительно, еслинапряжение на выходе увеличивается,то это приводит к запиранию р-канального транзистора 4 и отпираниюи-канального транзистора 3,Из принципа работы логическогбэлемента, описанного выше, видночто он обладает повышенной помехоустойчивостью и быстродействием. Логический элемент ИЛИ-НЕ на ИДП- транзисторах, содержащий последовательно включенные первый и второй инверторы на транзисторах с дополняющим типом проводимости и входной каскад, состоящий из двух входных транзисторов, затворы которых подключенйк соответствующим входам элемента,истоки и подложки - к общей шине, астоки - к стоку первого нагрузочно 5 го транзистора с каналом р-типа, истоку второго нагрузочного транзисторас каналом и-типа и ко входу первогоинвертора, исток и подложка первогонагрузочного транзистоРа и сток второго нагрузочного транзистора подключенык шине питания, подложка второго нагрузочного транзистора подключена,к общей шине, а затворы первого и второго нагрузбчных транзисторов - к выходу второго инвертора, который является одновременно выходом элемента,отличающийся тем, что, сцелью повышения помехоустойчивости, впервый инвертор дополнительно введены инвертирующий с каналом и-типа и70 нагрузочный с каналом р-типа транзисторы, подложки которых соответственноподключены к общей шине и шине питания, затворы дополнительно введенныхтразисторов подключены к затворам25 транзйсторов первого .инвертора, стокинвертирующего транзистора подключенк истоку дополнительного инвертирующеготранзистора, сток кОторого подключенк стоку нагрузочного транзистора,исток которого. подключен к стоку дополнительного нагрузбчного транзистора, исток которого подключен к общейшине.фИсточники информациипринятые во внимание при экспертизе35 1. Авторское свидетельство СС(РР 405178, кл, Н. 03 К 19/08, 1972,2. Заявка У 245413221,кл. Н 03 К 19/08, 16,02,77, по которой принято решение о выдаче авторс 40 кого свидетельства,ОСоставитель Техред Л,йлб ор Ю, Макарен Заказ 6240/52 сноеР 4 ентФилиал П Редактор Д. Мепуришвили ЦИИИП по 13035, Тираж 1060 Под осударственного комитетат С лам изобретений и открытий сква, Ж, Раушская наб.,Ужгород, ул. Проектная, 4