Преобразователь уровней напряжения
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1358088
Авторы: Герасимов, Григорьев, Кармазинский, Коваленко, Кузнецов
Текст
(57) Изобретениеной технике и мож но в цифровых устизобретения являеразования уровнейдостигается новойцией функциональн ЕЛЬ УРОВНЕЙ НАП 2 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56).Авторское свидетельство СССРУ 790330, кл. Н 03 К 19/02, 1980.Авторское свидетельство СССРВ 1167725, кл, Н 03 К 19/094, 1985. относится к импульсет быть использоваройствах. Целью тся упрощение преобнапряжения, что схемной реализаи связей предложенного преобразователя уровней напряжения. На чертеже показаны двухтактный инвертор 1, выполненный на нагрузочном р-канальном транзисторе 2 и переоключающем п-канальном транзисторе 3, шины: питания 4 и 10, общая 5, входная 7, прямого входа 11, инверсного выхода 12, двухтактовыи повторитель 6,. выполненный на нагрузочном р-канальном транзисторе 8 и переключающем и-канальном транзисторе 9;форсирующие первый 13 и второй 14 р-канальные транзисторы, выход 15 инвертора 1. В режимах формирования логической "1" на выходах преобразователя проводимость нагрузочного транзистора 2 оказывается в 2,2-3,0 раза выше по сравнению с проводимостью нагрузочного транзистора 8, При этом процесс формирования "11 на выходе 12 оказывается достаточно быстрым без применения форсирующих транзисторов, 1 ил.58088сравнению с крутизной транзистора 2.Уменьшение напряжения на инверсномвыходе приводит к отпиранию транзисторов 8 и 14, благодаря чему напряжение на прямом выходе повьппается доуровня напряжения шины 4, а транзистор 9 запирается по истоку. Послепереключения инвертора 15 на затворе 10 форсирующего транзистора 13 устанавливается высокий уровень напряженияи этот транзистор запирается. Такимобразом, после переключения преобразователя цепь из форсирующих тран зисторов оказывается разомкнутой,что позволяет обеспечить последующеЕпереключение преобразователя приподаче уровня логического "0" навходную шину 7. Уровень напряжения 2 О на прямом выходе 11 подерживаетсяс помощью открытого транзистора 8.При изменении напряжения на входной шине с логической "1" на логический 0 переключающий транзистор 3 25 закрывается, а транзистор 9 открывается. Напряжение на прямом выходеуменьшается с уровня напряжения шины4 до уровня логического "0". Последнее возможно благодаря тому, что кру- ЗО тиэна транзистора 9 выбирается значительно большей по сравнению с крутизной транзистора 8. Уменьшение напряжения на прямым выходе 11 приводит к отпиранию транзистора 2, благодаря чему напряжение на инверсномвыходе 12 повьппается до уровня напряжения на инверсном выходе 2 повышается до уровня напряжения на шине 4. 13Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах.Цель изобретения - упрощение преобразователя уровней напряжения.На чертеже показана схемапреобразователя уровней напряжения.Преобразователь содержит двухтакт ный инвертор 1 на двух транзисторах, нагрузочном р-канальном 2 и переключающем и-канальном 3, включенный между первой шиной 4 питания и общей шиной 5 и двухтактный повторитель б, включенный между первой шиной 4 питания и входной шиной 7, на двухтранзисторах, нагрузочном р-канальном 8 и переключающем п-канальном 9., затвор которого подключен к второй 1шине 10 питания, к входной шине 7 подключен затвор переключающего транзистора 3 двухтактного инвертора, шину 1 прямого выхода, к которой подключены стоки транзисторов 8 и 9 повторителя и затвор нагрузочного транзистора 2 двухтактного инвертора, и шину 12 инверсного выхода, к которой подключены стоки транзисторов 2 и 3 двухтактного инвертора и затвор нагрузочного транзистора 8 двухтактного повторителя, первый 3 и второй 14 форсирующие р-канальные транзисторы, сток второго 14 из них соединен с прямым выходом 1, затворвторого форсирующеготранзистора 14соединен с инверсным выходом 13,исток - со стоком первого форсирующего транзистора 14, затвор которогосоединен с выходом инвертора 15,а исток - с первой шиной 4 питания.Преобразователь работает следующим образом.В исходном состоянии на входнойшине 7 напряжение соответствует логическому "0". Тогда транзисторы 9,2 и13 открыты, а транзисторы 3,8 и 4.закрыты. При этом на прямом выходе 11поддерживается уровень логического"0", а на инверсном выходе 2 - логической "1".При изменении напряжения на входной шине 7 с логического "0" на логическую "1" .переключающий транзистор 3 открывается. Напряжение на инверсном выходе уменьшается с уровнянапряжения шины 4 до уровня логического "0". Последнее возможно благодаря тому, что крутизна транзистора 3выбирается достаточно большой по 40Ширину канала нагруэочного транзистора 2 двухтактного инвертораможно выбирать значительно большейпо сравнению с шириной канала нагру эочного транзистора 8 двухтактногоповторителя, При подаче навход 7логической "1" напряжение на прямомвыходе 11 (а значит и на затворенагруэочного транзистора 2) можетза счет только гальванической связис входом 7 через открытый транзистор8 повышаеться до уровня+55 где Б - напряжение на шине 10;П - пороговое напряжение икоэффициент влияния подложки п-канального транзистора соответственно.(ПИ 1 0 поР ) ( 1 й 1 оРИП 1 ПОРИГгде У, - напряжение на шине 4,которая при типовых значениях У, =равна 2,2-3,0. Составитель А. ЦехановскийРедактор Л. Гратилло Техред М.Дидык КорректорС. Черни Заказ 6008/56 Тираж 900 ВНИИПИ Государственного комитета СССР по делам изобретений иоткрытий 113035, Москва, Ж, Раушская наб., д. 4Подписное Производственно-полиграфическое предПриятие, г. Ужгород, ул. проектная, 4 з 13В то же время формирование логи- ческого "0" на прямом выходе 1 осуществляется при полностью открытом по затвору нагрузочном транзисторе 8, напряжение на затворе которого равно логическому "011.Поэтому при одинаковой проводимости нагрузочных транзисторов в режимах формирования логических "0" на выходах устройства отношение ширины канала нагруэочного транзистора 2 к ширине канала нагрузочного транзистора 8 можно выбирать равной, велиВ результате в режимах формирования логических "1" на выходах преобразователя проводимость нагрузочного транзистора 2 двухтактного инвертора оказывается в К=2,2-3,0 раза выше по сравнению с проводимостью нагрузочного транзистора 8 двухтактного повторителя, т.е. процесс формирования логической "1" на инверсном выходе 12 оказывается достаточно быстрым и без применения форсирующих транзисторов. 580884формула изобретенияПреобразователь уровней напряжения, содержащий двухтактный инвертор на двух транзисторах нагрузочФном р-канальном и переключающем пканальном, включенный между первойшиной питания и общей шиной и двухтактный повторитель, включенный между первой шиной питания и входнойшиной, на двух транзисторах, нагрузочном р-канальном и переключающимп-канальном, затвор которого подключен к второй шине питания, к входной Мине подключен затвор переключающего транзистора двухтактного инвертора шину прямого выхода, к которойподключены стоки транзисторов повторителя и затвор нагруэочного транзистора двухтактного инвертора, и шинуинверсного выхода, к которой подключены стоки транзисторов двухтактногоинвертора и затвор нагрузочного транзистора повторителя, первой и второй 25 форсирующие р-канальные транзисторы,сток второго из них соединен с прямымвыходом, инвертор, вход которого соединен с инверсным выходом, о т л и -ч а ю щ и й с я тем, что, с целью З 0 упрощения преобразователя уровней,затвор второго форсирующего транзистора соединен с инверсным выходом,исток - со стоком первого форсирующего транзистора, затвор которогосоединен с выходОм инвертора а исток- с первой шиной питания.
СмотретьЗаявка
4077431, 13.06.1986
МОСКОВСКИЙ ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ
ГЕРАСИМОВ ЮРИЙ МИХАЙЛОВИЧ, ГРИГОРЬЕВ НИКОЛАЙ ГЕННАДЬЕВИЧ, КАРМАЗИНСКИЙ АНДРЕЙ НИКОЛАЕВИЧ, КОВАЛЕНКО ВИКТОР АНАТОЛЬЕВИЧ, КУЗНЕЦОВ АЛЕКСАНДР АНАТОЛЬЕВИЧ
МПК / Метки
МПК: H03K 19/092
Метки: уровней
Опубликовано: 07.12.1987
Код ссылки
<a href="https://patents.su/3-1358088-preobrazovatel-urovnejj-napryazheniya.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь уровней напряжения</a>
Предыдущий патент: Стандартизируемый блок памяти с n состояниями и полным автоматным графом
Следующий патент: Устройство совпадений
Случайный патент: Устройство для вычисления булевых функций