Устройство для моделирования динамических процессов на кмдп транзисторах

СоюзСоветскихСоциалистическихРеспублик Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 999163(23) П риоритет -СССР Опубликовано 23,02.83. Бюллетень7 Дата опубликования описания 23,02.83 вф делам язееретея я втрити(72) Авторы изобретения А. Н. Кармаэинскийи Д, А. Смирнов ЭЪв г.г 1 осковскнй ор 1 енв Трудового Кровного Знойнойикненерно-физический институт(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ДИНАМИЧЕСКИХ. ПРОЦЕССОВ НА КМДП-ТРАНЗИСТОРАХ Изобретение огносигся к вычислигельной технике, элекгронике, автоматике и может быть использовано при созцании БИС на цополняющих МДП-транзисторах.Иэвесгны устройства, соцержашие5 К С-цепи, когорые служат цля моцелирова ния цинамических процессов в элементах на МДП-транэисгорах. При этом динамическая харакгерисгика элеменга выражаегся в вице эквивалентного КС-пока зателя1Нецосгаток этих усгройсгв заключается в том, что выхлопной сигнал по фор. ме существенно огличается ог выхоцно го сигнала моцелируемых устройств.Известно устройсгво цля моцелирова ния цинамических процессов на МДП- транзисторах, соцержащее цва транзис тора, образующих инвергор, и конценсатор, подключенный межцу выходом кивера 20 тора и обшей шиной 1 2 . Нецостагок устройства заключаетсятакже в сущесгвенном огличии формы выхоцных сигналов, что снижаег точность моцелирования цинамических процессов.Целью изобретения является повышение точности моцелирования цинамических процессов логических устройств на КМДП- транзисгорах. Для цостижения поставленной цели в устройсгво цля моцелирдвания цинамических процессов на КМДП-транзисторах, соцержащее цва транзистора, р и т 1 фтипа, затворы которых поцключены к вхоцу усгройсгва, а стоки - к выхоцу, и конценсатор, цополнительно ввецены четыре транзисгорав и второй конценсагор, причем первый цополнительный транзистор р-типа и второй цополнительный транзистор у -типа послецовательио включены межцу шинами питания, третий цополни тельный транзистор р -типа и четвертый цополнительяый транзистор )1 -типа также послецовательно включены межцу шинаМи питания, стоки первого и вгорого цополнительных транзисторов поцключены к1 М 4 При переключении из состояния ло- ф гического 0 в состояние логической "1" на второй установочный вхоа 13 поступает установочный сигнал, открывающий транзистор 10, в результате чего на конденсаторе 14 устанавливается И потенпаал логического, "О, что соответствует наиболее неблагоприятному по, быстроцействию режиму переключения цля(Ф 3999 истоку транзистора д -типа, а стоки трел его и четвертого аополнигельных транэис;. торов - к истоку транзистора р -типа, затворы второго и третьего аополнигельных транзисторов поцключены к вхоцу устройсгва, затвор первого аополнительного транэисгора подключен к первому установочному вхоау а затвор четвертого аополнигельного транзистора - к второму установочному вхоцу, первый конценсатор 16 включен параллельно второму цополнительному транзистору, а второй аополнительнительный конценсатор - параллельно третьему дополнительному транзисгору.На фиг, 1 представлена электрическая 1 принципиальная схема устройства.Затворы транзистора 1-типа и транзистора 2 И -типа поцключены к вхоау 3, стокитранзисторов 1 и 2 поаключены к выхоцу устройства 4, первый аополни тельный транзистор Р -типа 5 и второй цополнительный транзистор И -типа 6 послеаовагельно включены межцу шиной питания 7 и общей шиной 8, третий цополнительный транзистор-типа 9 и четвертый аополнигельный транзистор И типа 10 также послеаовательно включены межцу шинами 7 и 8, стоки транзисторов Б и 6 подключены к истоку транзистора2, а стоки транзисторов 9 и 10 - к ис- р 0 току транзистора 1, затворы транзисторов 6 и 9 поаключены ко вхоцу устройства 3, затвор транзистора 5 поаключен к пер. вому усгановочному входу 11, а затвор транзистора 10 - ко второму усгановочному вхоцу 12, первый конценсатор 13 включен параллельно транзистору 6, а второй дополнительный конценсатор 14- параллельно транзистору 9.На фиг. 2 преаставлены графически: 46 форма напряжения вхоцного сигнала (кривая 1 ), изменение во времени потенциала в точке поцключения стоков транзисторов 9 и 10 к истоку транзистора 1 и к оцному из вывоаов конценсатора 14 (кри вая 2), изменение во времени потенциала на выхоае устройства (кривая 3).Устройство работаег слецующим образом. последующего перехоцного процесса, После окончания установочного сигнала на вхоа устройства 3 поступает вхоцной сигнал (момент времени 6 на фиг. 2). При цосгижении входным сйгналом опреаеленного уровняО в момент времени 6 транзистор 9 открывается, осуществляя1 перезаряа паразитных емкостей, поцклюм ченных к его стоку (сумма выхоцных емкостей транзисторов 1, 9, 10 и емкости цополнительно конаенсагора 14). При увеличении потенциала на истоке транзистора 1 ао определенного уровня вв момент времени 6 транзистор 1 открываегся, в результате чего осуществляется перезаряа параэитных емкостей, подключенных к выхоау устройства 4 (сумма выхоаных емкостей транзисторов 1, 2 и емкости нагрузки), через послецовательно включенные транзисторы 9 и 1. Окончание перехоаного процесса опрецеляется моментом времени О+ когца выхоаной сигнал цостигает ойреаеленного уровня 00 .Аналогично происхоцит переключение устройства из состояния логической "1 " в состояние логического 0.Таким образом, перехоцные процессы на выхоае устройства характеризуются двумя основными параметрами: временем задержки распространения сигнала, опрецеляемым как промежугок межау моментами времени 1 г; и 6 у (фиг. 2) и зависящим ог величины провоаимости канала транзистора 9 и от величины емкости конденсатора 14, и величиной части фронта выхоаного сигнала межцу моментами времени 4) и Ь и зависящей от величины провоцимости послеаовательно включенных транзисторов 1 и 9 и емкости нагрузки. Путем наалежашего выбора параметров устройства (размеров каналов транзисторов и емкостей конденсаторов) может быть установлено оанозначное соогветствие динамических характеристик устройства и конкретного моделируемого логического элемента по авум основным параметрам (величинам задержки и фронта сигнала), Указанный выбор параметров осуществляется на основе слецуюших аналитических соотношений:Составитель Л. ПетроваРецактор С. Лыжова Техрец Т.Маточка Коррекгор Ю, Макаренко каэ 1174/78 Тираж ВНИИПИ т по це ре 113035, филиал ППП "Патент", г. Ужгороц, ул. Проектная Госуцарс лам изоб Москва,934 Поцписноевенного комитета СССРтений и открытийЖ, Раушская наб., ц. 4/5