H03M 7/00 — Преобразование кода, в котором информация представлена заданной последовательностью цифр или числом, в код, где та же информация представлена последовательностью цифр или числом, отличными от заданных

Номер патента: 347925

Опубликовано: 01.01.1972

Авторы: Лебеденко, Луб, Тверезовский

МПК: G06F 7/02, H03M 7/00

Метки: кодов, последовательных, сравнения

...двум входам, перед этим сбрасывать счетчик 4 в О нет необходимости, после псреноса он примет состояние обратное значению счетчика 2, Г 1 осле осуществления переноса счетчик 2 сбрасы вается в О, и схема готова к приему числа В. Рассмотрим работу схемы при Л(В с тогомомента, когда число Л записано в счетчик 4.15 Сравнимое значение числа В поступает насчетный вход обоих счетчиков. Счетчик 4 может принять количество импульсов числа В, равное знаению Л. Следующим импульсом оц сбрасывается в О, при этом схема И 6 вы дает импульс, который перебросит триггер 7в состояние 1. Потенциалом, снимаемым с выхода триггера 7, блокируется счетный вход счетчика 4. При подаче импульса опроса на выоде 8 появится импульс.25 В случае Л)В счетчик 4 не...

Номер патента: 360661

Опубликовано: 01.01.1972

Авторы: Олексенко, Ордена, Степанов

МПК: H03M 7/00

Метки: масштабирующее

...приначалыной устаночке в сумматор было записано число 12 и после каждого выхода импульса переполнения сумматора такое записьпвается число 12, то дри его емкосги, рав ной 512 (9 разрядав), вес импульса переполнения 500. Импульсы переполнения посту(пают .на счетный вход триггера 16, поэтому вес импульса переноса,последнего равен 1000.Эти импульсы попадают на счетчик 9.20, Процеас ауммиравания продолжается до:тех пор, пока не заполнится тетрада б.В этот момент с дешифратора 10 поступает потенциал на цепочку 33, и ее импульс через элемент 31 задержками перебрасывает триггер 25 17 в состояние 1. Задержалка выбирается такой, чтобы трингер 17 перебросилая после окончания ачетного иипулыса. В(озможны два случая. Если последний счетный импульс...

Номер патента: 362471

Опубликовано: 01.01.1973

Автор: Вител

МПК: H03M 7/00

Метки: 1324g, 7(088, 906удк, батamp, г.м, кл

...соединены со сглаживающим фильтром 8. Выходной канал схемы сравнения 7 соединен с блоксм управления 9, управляющим выключением и включением источ ника света б.Следует отметить, что схема сравнения,сглаживающий фильтр и устройство улравления импульсным осветителем имеют известную конструкцию, Что касается конструктив ного исголнения кодовых дисков, то на диске2 кодовые комбинации воспроизведены с соблюдением квазиэквидистантности, а на диске 3 так, чтобы при считывании с диска 2 хсмбинапин, подлежащей преобразованию, с 25 диска 3 считывалась комбинация, являющаяся требуемым результатом преобразования,При использовании преобразователя запускают электродвигатель 1, а затем на входные каналы схемы сравнения 7 подают преЗо образуемую кодовую...

Номер патента: 367543

Опубликовано: 01.01.1973

Авторы: Вител, Смолов, Фомичев

МПК: G06G 7/26, H03M 7/00

Метки: квадратичный, кода, напряжение

...из проводимостей, коммутируемых с помощью двухпозиционных переключателей между напряжением источника образцового напряжения и землей, определяется выражениемглу у (х)1 ф - 7 вУфгде у, - значение проводимости определяющей выходное напряжение делителя 4 напряжения на 1-ом участке. Выходная проводимость делителя 4 напряжения может быть определена по формулетфц,т:гВыходное напряжение преобразователя 1 кода в напряжение может быть определено по формуле(гв У= -х,2 д где и - число двоичных разрядов преобразуемого кода х, х в десятичн номер точки аргумента заданной функции Х, Десятичный номер точки х и аргумент Х связаны соотношениемХ=а+1 г х,где 0(х(2" - 1, 1 г=2" - 1а и Ь - нижняя и верхняя граница области задания аргумента Х,Используя...

Номер патента: 372685

Опубликовано: 01.01.1973

Автор: Гершензон

МПК: H03M 7/00

Метки: дискретной, информации, преобразования, сигнал, шим

...для преобой информации в ШИМ- временные диаграммы его Ъ всг юзчлл ПАТЕ;7, 2- .; . :.АБвой регистр на триггертриггеров равно и+ 1)12 - 23 и выходной тригпадения 25 на его входе.Входные сигналы подаются на входы 26 - 30 устройства, На вход 31 подаются тактовые импульсы (фиг, 2,а), на вход 32 - задержанные тактовые импульсы (фиг. 2,б).В исходном состоянии на входах 26 - 30 прп. сутствует единичный сигнал (отсутствие вызова), триггеры 6 - 11 находятся в состоянии 1, триггер 24 - в состоянии О.С приходом импульса на вход 31 триггеры б - 11 последовательно переключаются в нулевое состояние, При переключении триггера 11 триггер б и, следовательно, триггеры 7 - 10 возвращаются в единичное состояние, Далее переключение триггеров прекращается до...

Номер патента: 413480

Опубликовано: 30.01.1974

МПК: H03M 7/00

Метки: 413480

...схему устрой На чертеже показана структурная с устройства.Она состоит из комбинационного полусумматора 1, собирательной схемы 2 и однотактной линии 3 задержки. Первый вход полу- сумматора соединен с входом 4 устройства, выход Сумма - с первым входом собирательной схемы 2 и с выходом 5 устройства, а выход Перенос - с вторым входом собирательной схемы, выход которой через линию ОПОЛНИТЕЛЪНОГО КОДА 3 задержки подключен к второму вхбинационного полусумматора.)(пзыонкция суммы и переноса, сфванная в собирательной схеме, череззадержки проходит на второй вход пматора. Обозначим число, формиру)опвыходе устройства, череза = а а 1, а 2, а з, ,аПусть в А младших разрядах чЯ в (ив , , 1) ) записан код 0, ВЬ (-ь,- код 1. Тогда, очевидно,а -...

Номер патента: 425368

Опубликовано: 25.04.1974

Автор: Шевцов

МПК: H03M 7/00

Метки: биортогональныхкодов, формирования

...1 имеет выход, соединенный с входами селектора совпадения 10, выход которого соединен с входом ждущего мультивибратора 11. Генераторы М-последовательности выполнены на регистрах сдвига с встроенными внутрь их сумматорами по модулю два, а единицы продвигаются слева направо.Перед началом работы все элементы памяти устройства находятся в нулевом состоянии; источник сдвигающих импульсов функционирует. Работа устройства начинается с того момента, когда в регистры генераторов М-последовательности заносятся коды. В регистр генератора 1 опорной М-последовательности заносится код, соответствующий корню а, т. е, крайний правый разряд регистра устанавливается в единицу, В регистр вспомогательного генератора 2 заносится код, содержащий нечетное...

Номер патента: 433521

Опубликовано: 25.06.1974

Авторы: Айзикович, Каган, Онд, Шульгин

МПК: H03M 1/26, H03M 7/00

Метки: двоичного, код, кода, многоотсчетного, потенциального, преобразователя, угол, формирователь

...разряда. Вторые входы схем И формирователей 2 и 3, подключенных ко входам нечетных и четных разрядов формирователей (СЭ преобразователя угол - код), соединены с соответствующими входами формирователей,В каскаде К сигнал на выходе схемы И любого СЭ, например 1-того, появляется при условии наличия сигнала с -того СЭ и отсутствия сигнала с ( - 1)-ного СЭ. В результате из исходной последовательности сигналов, в которой перекрываются фронты сигналов со смежных СЭ, формируется новая последовательность, в которой каждому угловому положению вала соответствует только один сигнал, а между двумя последовательными сигналами нет разрыва. Дальнейшее формирование кода происходит по известному принципу в соответствии с диаграммой, показанной на...

Номер патента: 747790

Опубликовано: 15.07.1980

Авторы: Антонец, Штернгарц

МПК: H03M 7/00

Метки: адреса, адресования, задатчик, устройств

...готовности и сигналы на его выходах М, 5 отсутствуют ( М:О, 5:0).25 Набранный адрес на выходе шифратора соответствует одной из комбинаций определяемой сигналами на входах 26 - 40 шифратора (см. табл.1).Таблица 1 Работа устройства начинается с приходом носителя информации в зону действия задатчика адреса. Сигналы с выходов датчика 1 поступают на регистр 2 сдвига, где они последовательно как бы разворачиваются по соответствующим выходам (преобразование последовательного кода в параллельный), т.е. сигнал, соответствуюший прохождению первого магнита, появляется на первом выходе регистра 2, второго - на втором и т.д, Эти сигналы поступают на входы двух элементов 5 -2 И-ИЛИ 10-11. Сюда же поступают сигналы с шифратора3, причем на входы...

Номер патента: 1133669

Опубликовано: 07.01.1985

Авторы: Болтков, Хлевной, Червяков, Швецов

МПК: H03M 7/00

Метки: двоичный, классов, код, кода, остаточных, системы

...И, кроме первого, первой группыподключены к соответствующим входамэлемента ИЛИ, выход которого соединен с тактовым входом накапливающего сумматора, выход которого является выходом преобразователя, единичный вход первого триггера группысоединен с входом "Пуск" преобразователя, нулевой вход-го триггерагруппы соединен с единичным входом(с+1)-го триггера группы (1 =1-;(и),где П - число оснований, содержитшифратор, группу элементов ИЛИ, элемент задержки и вторую группу элементов И, причем вход остатка по наименьшему основанию преобразователясоединен с первыми входами элементовИ второй группы, выходы которых соединены с первой группой входов шифратора, вторая группа входов которого соединена свыходами триггеров свторой по й -й группы,...

Номер патента: 1138935

Опубликовано: 07.02.1985

Авторы: Гондарев, Мирвода, Федоренко

МПК: H03M 7/00

Метки: двоичном, единиц, коде, количества, параллельный, пирамидальный, разрядном, счетчик-дешифратор

...соответственно к объединенным второму и первому входам соответствующих нечетного и четного элементов И К -го яруса, кроме того, в каждый ярус введен шифратор, вход которого подключен к выходам этого яруса, а выходы всех шифраторов подключены к дополнительной выходной шине.На чертеже приведена схема параллельного пирамидального счетчикадешифратора количества единиц в и-разрядном двоичном коде для случая 11 = 5Счетчик-дешифратор состоит из ярусов 1-5, которые содержат соответственно 0,2 2, 2 3, 2 4, 2 5 двухвходовыхэлементов И 6 и двухвходовых элементов ИЛИ 7 (количество элементов в каждом ярусе, начиная совторого, вдвое больше порядкового номера яруса ), причем первый и второй входы, соответственно нечетного и следующего за ним...

Номер патента: 1144193

Опубликовано: 07.03.1985

Автор: Музыченко

МПК: H03M 7/00

Метки: варианты, веса, декодирования, его, кода, кодирования, постоянного

...14, а информационные входы -к выходам первого счетчика 1, приэтом суммирующий и вычитакнций счетные входы первого сгетч 6 ка 1 соединены через первый переключатель 15с выходом второго элемента И 11, асуммирующий и вычитающий счетныевходы второго счетчика 5 - черезвторой переключатель 16 с второйтактовой шиной 17, кроме того, информационные входы первого и второгосчетчиков 1,5, соединены с соответствующими входными информационнымишинами 18 и 19. Устройство по второму варианту содержит первый и второй счетчики 1 и 5, входы которых соединены с соответствующими входными информационными шинами 18 и 19, первый и второй элементы И 2 и 12, блок 20 обнаружения равновесного кода, переключатели 15 и 16, причем выходы первого счетчика 1...

Номер патента: 1156057

Опубликовано: 15.05.1985

Авторы: Комлев, Маштак, Орлов, Шостак

МПК: G06F 5/00, H03M 7/00

Метки: двоичного, значного, значный, кода

...с входом элемента ИЛИ 13 и через элемент ИЛИ 14 - с нулевым входом триггера блокировки 15, Выходы цешифратора 5 соединены через элементы ИЛИ 16 группы с элементами И 17 группы по следующему правилу: вход 18-го элемента И 17 группы соеди 30 нен через 1 -й элемент ИЛИ 16 группы со всеми выходами дешифратора 5, кроме первых ( -1) выходов, Вход 18 последнего элемента И 17 группы (верхнего по чертежу) соединен непосредственно с последним выходом цешифратора 5.Выходы дешифратора 6 соединены через элементы ИЛИ 19 группы с входами элементов И 20 группы по следующему правилу: вход 2 1 элемента И 20 группы соединен через-й элемент ИЛИ 19 группы со всеми выходами деаифратора 6, кроме первых (1-1) выходов, а вход 21 последнего элемента И 20 группы...

Номер патента: 1159164

Опубликовано: 30.05.1985

Автор: Гладков

МПК: H03M 7/00

Метки: кода, параллельный, последовательного

...сигналами канала связи. Для передачи каждого бита необходимо время, равное 4 Т. Информационные байты, разрядность кото 40 рых равна 11, следуют во времени друг за другом через 8 Т, где Т - длитель-ность положительного или отрицательного импульса. При поступлении первого бита 1 информационного байта сигнал с первого входа 16 проходит через элемент 1, устанавливает в состояние триггер 5, при этом сигнал с его инверсного выхода запрещает работу элемента 2 и,50 следовательно, установку триггера 6 в состояние "1", Сигнал с прямого выхода триггера 5 поступает на информационный вход регистра 10 и проходит через элемент 8 ИЛИ. Сигнал с выхода 55 элемента 8 ИЛИ поступает на управляющий вход регистра 10, на счетный вход счетчика 11, на...

Номер патента: 1163479

Опубликовано: 23.06.1985

Авторы: Гончаренко, Жабин, Корнейчук, Репко, Тарасенко

МПК: H03M 7/00

Метки: двоичного, код, кода, позиционный, р-ичный

...необходимо выполнить К - 1 = 2 цикла преобразования, Первый цикл будет содержать Ь - 1)ш = - (3 - 1)4 = 8 тактов преобразования, такт коррекции и д ш = 14 = 4 такта сдвига. Второй цикл будет включать Ос - 1) = (3 - 2) 4 = 4 такта преобразования, такт коррекции иш = 2 ф 4 = 8 тактов сдвига.Если осуществляется преобразование в систему с р = 15, то в исходном состоянии преобразуемое двоичное число записано в регистре 1; а в регистре 3 константы установленшдвоичный код величины А = 2 - р/2 = 2 ц- 15/2 = 0,5, т.е. содержимое 5-разрядного регистра 3 константь 1 имеет вид 0000, 1.При преобразовании двоичного числа в систему счисления с основанием р = 7 получаем А = 2-р/2 = = 8 - 7/2 = 4,5, т.е, в регистре 3 константы записано 0100,1. Результат...

Номер патента: 1163480

Опубликовано: 23.06.1985

Авторы: Евгеньев, Елисеев, Меркулов, Огороднев, Смирнов, Ухабин

МПК: H03M 7/00

Метки: двунаправленный, кодов, табличных

...кодами, подаваемыми напервую А 1-А 8 или вторую В 1-В 8 группы входов-выходов обратимого сумматора 7, соединенные с первой 3 ивторой 4 группами входов-выходов двунаправленного преобразователя,Рассмотрим прохождение сигналовчерез предлагаемое устройство напримере преобразования символа "К"управляющей программы,Предположим код символа "К" вДКОИ поступает на вторую группувходов-выходов преобразователя.При этом на выходе дешифратора 2появляется сигнал логической единицы, поступающий на пятый элементИЛИ группы 5 (при этом на всех остальных выходах сигнал логического нуля), Сигнал логической единицы свыхода пятого элемента ИЛИ группы 5поступает на соответствующий входблока 6 памяти, На выходах последнего появляется двоичный код10011001,...

Номер патента: 1164890

Опубликовано: 30.06.1985

Авторы: Дудоров, Егоров, Рогачев

МПК: H03M 7/00

Метки: кодов, преобразования

...с первым входом элемента ИЛИ и через первый элемент НЕ - с вторым входом первого элемента И и входом элемента задержки, выход которого подключен к обнуляющим входам счетчика импульсов в преобразуемом коде и счетчика импульсов в других кодах и через второй элемент НЕ - к управляющему входу входного регистра, выход второго элемента сравнения подключен к входу счетчика адреса, второму входу элемента ИЛИ и через третий элемент НЕ - к первому входу второго элемента И, второй вход которого соединен с выходом элемента задержки, а выход подключен к обнуляющему входу триггера-защелки, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с тактовым входом триггера- защелки и подключен к выходу первого...

Номер патента: 1164891

Опубликовано: 30.06.1985

Авторы: Данишин, Сержанов, Соляниченко, Стахов

МПК: H03M 7/00

Метки: кода, обратный, прямого, фибоначчи

...содержит и-разрядный регистр 1, блок 2 приведения р кода Фибоначчи к минимальной форме,5 группу 3 элементов И, распределитель 4 импульсов, группа 5 элементов ИЛИ.Регистр 1 предназначен для приема через элементы ИЛИ группы 5 предварительно преобразованного прямого р кода фибоначчи, подлежащего преобразованию в обратный р код Фибоначчи и выдачи р-прямых и (и-р)-инверсных го р 2 13 9 6. 4 3 2 1 1 1 О.О 0 0.Предварительнопреобразованный,код 0 О 1 1 1 1 1 1 0 рЗ 14 10 7 5 4 3 2 1 1 11 О О О 0 1 0 0 0 0 О ВесаЧисло 17 Предварительно преобразованныйкод числа 17 1 1 1 0 О к 5 Работа предлагаемого устройствапоясняется двумя примерами, в которых прямые р коды Фибоначчи при р 2 и рщЗ преобразуются в обратные Далее предварительно...

Номер патента: 1164897

Опубликовано: 30.06.1985

Автор: Гусев

МПК: H03M 7/00

Метки: адаптивное, декодирования, кодов, троичных

...декодирующего блока 8может быть использован декодирующийблок для. двоичного кода с постоянным веСом, содержащего кодовые комбинации; 0011 0110 0101 1001; О 01100.Сигналы иэ линии связи поступают 40на линейный вход блока 1, а затемна входы фильтров 2 и 3. Фильтр 2выявляет символы "1", а фильтр 3- ,бимволы "2", благодаря чему на выходе фильтра 2 формируется двоичный 45 код К, а на выходе логического элемента, НЕ 4 - идентичный ему код К.Перед рабочей кодовой комбинацией на вход линейного блока 1 посту 7пают пусковые коды 1,элементы ), кото рые вьйвляются обнаружителями 5, 6 пусковых кодов и обеспечивают сра,батывание пускового блока 7, запускающего распределитель 21 декодирующего блока 8, 55В процессе приема кодовой комбинации элементы...

Номер патента: 1166329

Опубликовано: 07.07.1985

Авторы: Новак, Шилай

МПК: H03M 7/00

Метки: коротких, передачи, сообщений

...идентичные точкам съема хронизирующего регистра 6 сдвига на передающей стороне, поступает на четвертый сумматор 18 по модулю два. Результирующая последовательность с выхода четвертого сумматора 18 по модулю два суммируется по модулю два в третьем сумматоре 17 по модулю два с хронизирующей последовательностью, поступающей на вход хронизирующего регистра 16 сдвига.При неискаженном приеме объединенной последовательности, а следовательно, неискаженных синфазных между собой хронизирующих последовательностях, на входах третьего сумматора 17 по модулю два, на его выходе образуется нулевая последовательность, поступающая через четвертый клапан 19 на вход первого счетчика 20 М нулей подряд. При достаточном значении М с большой вероятностью...

Номер патента: 1167737

Опубликовано: 15.07.1985

Авторы: Камалягин, Письменный, Хромова

МПК: H03M 7/00

Метки: двоично-десятичный, двоичного, кода

...- упрощение структурной схемы преобразователя и уменьшение количества связей.На чертеже представлена структур О иая схема преобразователя.Схема содержит информационные входы 1, тактовый вход 2, вход 3 установки, сдвиговый регистр 4, счетчик 5 импульсов, шифратор 6, выпол ненный на ПЗУ, комбинационные двоично-десятичные сумматоры 7-10, комбинационный двоично-шестеричный сумматор 11, коммутатор 12, регистр 13, информационные выходы 14 преобразо вателя, причем элементы 7-14 представляют собой накапливающий сумматор 15; управляющий вход 16 преобразователя.Устройство работает следующим 25 образом.Для преобразования двоичного кода в двоично-десятичный на управляющем входе 16 появляется сигнал логической единицы, Импульс начальной...

Номер патента: 1167738

Опубликовано: 15.07.1985

Авторы: Кузнецов, Уласевич

МПК: H03M 7/00

Метки: двоичного, кода, параллельный, последовательного

...через элемент. И 12 поступает на выход 34 преобразователя5При отставании. переднего фронта синхроимпульсов от информационных разрядов в пределах времени задержки (фиг. 5) вначале поступают информационные разряды, которые посту лают на входы элементов И 25 и 26, но не проходят через них на счетный вход триггера 19, Затеи одновременно с информационным разрядом появляется синхроимпульс, для которого схема 25 сравнения 16 ведет себя аналогично как для ситуации, представленной на фиг, 5 а. Далее незадержанный информационны 1 разряд исчезает, но одновременно с задержанным информационным ЗО разрядом продолжает присутствовать синхроимпульс. Задержанный разряд не проходит через закрытые элементы И 29 и 24 на счетные выходы триггеров 19 и 17,...

Номер патента: 1169172

Опубликовано: 23.07.1985

Авторы: Головко, Губенко, Попельнух

МПК: H03M 7/00

Метки: двоичного, код, кода, троичный

...11691Изобретение относится к цифровой вычислительной технике и может бытьиспользовано при построении устройств передачи информации в системах управлениях технологическими процессами 5 промышленных предприятий.Цель изобретения - упрощение преобразователя.На чертеже приведена блок-схема предлагаемого преобразователя.Преобразователь содержит элементы ИЛИ 1-5, генератор 6 импульсов, счетчик 7, первый 8 и второй 9 коммутаторы, тактовый выход 10, выходы положительного 11 и отрицательного 15 12 разрядов преобразователя, вход 13 пуска преобразователя. Элементы ИЛИ 1-3 в совокупности образуют первуюгруппу 14 элементов ИЛИ, а элементы ИЛИ 4 и 5 - вторую группу 15 эле ментов ИЛИ.Предлагаемый преобразователь работает следующим образом.На входы Х...

Номер патента: 1172018

Опубликовано: 07.08.1985

Авторы: Головко, Губенко, Попельнух

МПК: H03M 7/00

Метки: десятичный, код, кода, последовательного, троичного

...чертеже приведена блок-схемапредлагаемого преобразователя,Преобразователь содержит распределитель 1 импульсов, первый ивторой информационные входы 2 и 3, 3тактовый вход 4, элементы И 5-7,образующие в совокупности первуюгруппу элементов И, элементы И 8-10,образующие вторую группу элементовИ, триггеры 11-13 и 14-16, образующие соответственно первую и вторуюгруппы триггеров, элементы И 17-25,образующие в совокупности дешифратор 26 троичного кода.Предложенный преобразователь работает следующим образом.Синхроимпульсы из канала поступают на вход распределителя 1 им. пульсов, который последовательноопрашивает разряды входного кода по- щложительного и отрицательного кайалов, Для этого выходные сигналыраспределителя импульсов подаютсяна входы...

Номер патента: 1172019

Опубликовано: 07.08.1985

Авторы: Аспидов, Кириллов, Огороднов, Селетников, Якуш

МПК: H03M 7/00

Метки: двоично, двоичного, десятичный, кода, четырехразрядный

...входом первого элемента И ичетвертым входом первого элементаИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого,второго, третьего и четвертого элементов ИСКЛЮЧМОЩЕЕ ИЛИ соединены свыходами соответствующих разрядов.преобразователя, входы первого,второго и третьего разрядов которого соединены соответственно с входами первого, второго и третьегоэлементов НЕ, а вход второго разряда преобразователя соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.917/52 Тираж 872 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035,Москва, Ж, Раушская наб., д.4/Зак лиал ППП "Патент", г. Ужгород, ул,Проектная, 4 11Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при...

Номер патента: 1176326

Опубликовано: 30.08.1985

Авторы: Амербаев, Бородин, Копосов, Рец

МПК: G06F 7/72, H03M 7/00

Метки: арифметическое, классов, остаточных, системе

...за"прета, выход 24 результата устройства, выходы 25-28 дешифратора 8,35Арифметическое устройство в системе остаточных классов работает следующим образом.При выполнении арифметических операций на входы 11, 12 и 13 операндов40заносятся коды операндов в индексном представлении (ЫЙ а, пд В,1 пд с). На вход дешифратора 8 подается код с входа 10 кода операции.В соответствии с кодом операции уст 45ройство, выполняет арифметическую опе 2рацию /+аВ тс/ в индексном предРставлении, базовую операцию перевода непозиционного кода в позиционный (полиадический )код по алгоритму Танаки и операцию перевода позиционного кода в код системы остаточных классов.Дешифратор 8 имеет четыре выхода.Выход 25 (однобитовый ) соответствуетзнаку слагаемого, выход 26...

Номер патента: 1179547

Опубликовано: 15.09.1985

Авторы: Хлевной, Червяков, Швецов

МПК: H03M 7/00

Метки: двоичный, код, кода, непозиционного

...- наибольшее по величине основание,Выходы коммутаторов 1 и 2 подключены к входам схем 6 и 7 сравнениясоответственно. Если величина кодов,подаваемых с выходов счетчиков 8и 9, соответственно больше, то навыходах схем 6 и 7 сравнения формируется уровень логического 0",если меньше или равно, то формируется уровень логической "1". Счетчики 8 и 9 представляют собой двоичные суммирующие счетчики.Сумматор 10 является комбинационным сумматором по модулюР;.фьюВходы, модульного сумматора 1 о подключены к входам коммутаторов 3 и 4соответственно, которые имеютс и+1 1--групп входов по к разрядов2в каждой.Выходы коммутатора 5 подключенык входам модульного сумматора 11накапливающего типа по модулю П Р,.;:л лПричем если на выходах схем 6и 7 сравнения...

Номер патента: 1181153

Опубликовано: 23.09.1985

Авторы: Аспидов, Калашников, Селетников, Шевчук

МПК: H03M 7/00

Метки: двоично-десятичного, двоичный, кода, четырехразрядный

...двоично-десятичного кода в двоичный.Цель, изобретения - упрощение четырехразрядного преобразователя.На чертеже представлена функциональная схема предлагаемого устройства. 1 ОПреобразователь содержит входы 1-4, элементы НЕ 5 и 6, элементы И 7 - 9, элементы 10 - 13 ИСКЛЮЧАЮ 111 ЕЕ ИЛИ и выходы 14 - 17,Работа предлагаемого преобразователя описывается следующими. выражениями;153 Продолжение таблицы ТТ 1 У 4 УЗ У 2 У 1 1 О 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 О 0 0 1 0 1 1 1 О 0 1 0 0 1 Значения разрядов входного числа Х 4 ХЗ Х 2 Х 1 Значения разрядоввыходного числаУ 1 = М 2 (Х 1,Х 4), У 2 = М 2 (Х 2) Л (Х 1, ХЗ, Х 4); (1) 20 УЗ = М 2 (ХЗ,Х 4) Л (Х 1,Х 2,ХЗ,Х 4), У 4 = М 2 (ХЗ) Л (Х 1,Х 2,ХЗ,Х 4) Л (ХЗ,Х 4) где У 1 (выход 14),...

Номер патента: 1181154

Опубликовано: 23.09.1985

Авторы: Кочнев, Шароватов

МПК: H03M 7/00

Метки: кода, троичного, шифратор

...шифратора троичного кода (1, О, 1), на фиг, 2 - фаэо-импульсная диаграмма его работы с условными обозначениями.10Шифратор содержит троичные логические элементы 1 и 2, информацион 1 ные входы 3-10 и выходы 11 и 12.Устройство работает следующим образом. 15Шифратор содержит два троичных логических элемента, каждый из которых выполняет троичные операции, описываемые табл. 1. Указанные операции образуют функционально полную 20 систему логических функций. Троичные логи .вские элементы могут быть реализованы, например, на магнитных логических ячейках. Общее количество импульсов, поступающихна входы . Склады- Вычитающиевающие 154 гОбозначены также (фиг. 2) фазоимпульсные диаграммы 13 и 14, первой и второй фаз тактового питания, соответственно,...

Номер патента: 1181155

Опубликовано: 23.09.1985

Автор: Новиков

МПК: H03M 7/00

Метки: кода, параллельный, последовательного

...со средней точкой, блок 9 пороговых элементов, блок. 10 элементов дифференцирования, первый 11 и второй 12 элементы ИЛИ, первый 13, второй 14 и третий 15 элементы задержки, выходной регистр 16, формирователь 17 импульсов.Дешифратор 5 синхросигнала содержит (фиг. 3) первую 18 и вторую 19группы элементов НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, первый 21 и второй 22 4 рэлементы И и элемент ИЛИ 23, выходкоторого является выходом дешифратора синхросигнала.ФПреобразователь работает следующим образом, 45 В исходном состоянии, когда сигналы на информационные входы преобразователя не подаются, на выходе Р-триггера 1 (фиг. 1) установлен уровень логического "0", Тактовые импульсы частотой 2 рР, где р - целое число, Р - частота следования...