H03M 7/00 — Преобразование кода, в котором информация представлена заданной последовательностью цифр или числом, в код, где та же информация представлена последовательностью цифр или числом, отличными от заданных

Номер патента: 1757104

Опубликовано: 23.08.1992

Авторы: Довнар, Панченко

МПК: H03M 7/00

Метки: временной, двоичного, код, кода, четырех-позиционный

..."11" - элемент И 10. При этом на выходе лы, сформированные на выходе элементов элементов И 8-10 формируются соответст- И 18, 20 и 22, поступают через элемен- венно импульсы с длительностью Т 2/2 ИЛИ 24 (фиг,2 м) к входу преобразователя (фиг,2 е,ж,з), причем при поступлении ком уровня, обеспечивающего преобразовабинаций "ОО" формируются нулевые симво ние положительных импульсов (фиг,2 гл) в лы с длительностью Т 2.отрицательные (фиг.2 м 1), которые с его выСигналы, сформированные на выходе хода поступают к второму информационно- элементов И 8 и 9 (фиг,2 е,ж), поступают че- му входу сумматора, на выходе которого рез элемент ИЛИ 11 (фиг,2 и) на счетный формируется разнополярный четырехпозивход триггера 14 и управляют его переклю ционный...

Номер патента: 1767699

Опубликовано: 07.10.1992

Автор: Проскурин

МПК: H03M 7/00

Метки: дешифратор, модели, телеуправляемой

...же регистра и т.д, в сторону возрастания выходов регистра 5 сдвига вплоть до восьмого разряда регистра 6 сдвига, Появившиеся поочередные уровни "1" на выходах регистров 5 и 6 сдвига не вызывают появление высокого. уровня ни на одном из выходов преобразователей 15 и 16 кодов, потому что выходы регистров 9-12 сдвига являются выходами четвертых разрядов, Запись поочередной информации в регистры 9-12 сдвига происходит в первые разряды. Кроме того, вначале запись информации осуществляется в регистр 9 сдвига, затем следующим уровнем "1" одновременно происходит сброс регистра 9 сдвига и запись информации в регистр 10 сдвига, следующим уровнем "1" происходит одновременно запись в регистр 11 сдвига. Затем следующим уровнем "1" происходит...

Номер патента: 1791960

Опубликовано: 30.01.1993

Авторы: Журавлев, Лукошявичюс, Осипов

МПК: H03M 7/00

Метки: декодирования, информации, цифровой

...ВО в ЙВЛ ("1000" преобразуется в "10" и "0100" - в "11"), Исключение составляет кодовая группа "100100", которая хотя и содержит в себе группу "0100", но должна преобразовыватья в "000". Для этих целей при обнаружении в кодовой последовательности группы "100100" запрещается преобразования кода "0100" в "11",Выделение кодовой группы "0100" выполняется элементом И 4 (сигнал ) по сигналу с входного регистра 1, а кодовой группы "1000" - элементом И 5 (сигнал 3 по сигналам с и е входного регистра 1, Сигналы выделения этих кодовых групп через элемент ИЛИ 8 поступают на информационный вход О-триггера 11 (сигнал гп), который по переднему фронту сигнала Ь устанавливается в единичное состояние формируя на выходе декодирующего устройства...

Номер патента: 1797110

Опубликовано: 23.02.1993

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...12, 1 з. соответствующие количеству единиц во входной информации, 1 ил.1797110 Составитель Н.МаркеловаТехред М.Моргентал Корректор М.Ткач Редактор Г.Бельская Заказ 653 Тираж ПоДписноеВНИИПИ Государственного комитета по изобретеням и открытиям при ГК 1 Т СССР113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбнзт "Патент", г, Ужгород, ул.Гагар.;.:, 1 Г 1. второго элемента запрета, инверсный вход которого соединен с выходом второго мажоритарного элемента с порогом "четыре", третьим входом второго элемента И и входом второго слагаемого второго полусумма- торэ, выход суммы которого соединен с первым входом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом переноса сумматора, выход суммы...

Номер патента: 1797162

Опубликовано: 23.02.1993

Авторы: Довнар, Панченко

МПК: H03M 7/00

Метки: временного, двоичный, код, кода, четырехпозиционного

...интервала Т 2(фиг. 2, а) поступает на входы детекторов55 импульсов 1 и 2, с помощью которых разделяется соответственно на последовательности положительных (фиг. 2, б) иОтрицательных(фиг. 2, в) импульсов, а такжепоступает через элемент ИЛИ 5 на вход селектора тактовой частоты 8 и обеспечивает1797162 5 10 входу элемента И 15, а через последовательно соединенные элементы НЕ 12 и элемент его работу в режиме синхронизации входной последовательностью импульсов.Затем последовательность положительных импульсов с выхода детектора 1 (фиг, 2 б) поступает к первому входу элемента ИЛИ 9, а последовательность отрицательных импульсов с выхода детектора 2 подается ко входу преобразователя уровня 6, обеспечивающего преобразование отрицательных...

Номер патента: 1807562

Опубликовано: 07.04.1993

Автор: Столяр

МПК: H03M 7/00

Метки: времяимпульсных, дешифратор, кодов

...состояние, которым запрещается прохождение сигналов на счетный вход счетчика 8 и управляющий (Запись - Считывание) вход блока 12 памяти, После этого дешифратор возвращается в исходное состояние. Таким образом, осуществив квантова- ниЕ входных сигналов по амплитуде и по длительности при помощи квантователей 2 и 3, разбив входную информацию на группы, содержащие по и тактовых элементов, и разделив при помощи первого 9 и второго10 регистров эту информацию на два потока(нечетный и четный), преобразовав ее изпоследовательного кода в параллельный5 при помощи этих регистров и осуществивзадержку полученного кода путем запоминания в блоке 12 памяти с последующимсчитыванием из него, через время, определяемое периодом следования сигнала"Строб",...

Номер патента: 1807563

Опубликовано: 07.04.1993

Авторы: Косолапов, Лисичкин, Наумкин

МПК: H03M 7/00

Метки: двоичных, декодирования, последовательностей

.... символов порождающихМ-последовательностей через совокупность символов последовательности Голда,записанных в регистр 1, т.е. решить задачудекодирования этой последовательности.Символы М-последовательностей, описываемые полиномами б(х) и 12(х), находятся спомощью выражений;о,е к+Р 1 о ОкоО+Эв ск 699 Б кв 14 ок 4 фЪокФЪ 1 о ск 3ое октав . р 1+о 6"Як+65 К 5-14 " к+.З К+3Оба соотношения для символов Ь и Ь 1можно записать в общей для этих символовкомпактной форме2 п - 1Ь= Д 01 а+=огде Ь - символы М-последовательностей, причем из развернутых соотношенИй для Ь и Ь 1 следует, что для символов первой М-последовательности, описываемой полиномом 11 х), весовые коэффициенты 01 = 1 при 1= О, 3, 4, 5, б, 10, 13, для второй О = 1 при 1= 3, 4, 5, 6,...

Номер патента: 1807564

Опубликовано: 07.04.1993

Авторы: Самусев, Шостак

МПК: H03M 7/00

Метки: шифратор

...Номер выхода дешифратиора 1 (2) (при отсчете слева направо, начиная с единицы) равен количеству рядом расположенных входов старших разрядов (при отсчете слева напрааво) дешифратора 1 (2), на которых установлены логические единицы, Если логические единицы установлены на всех входах 8, то на выходе 13 элемента 4 устанавливается логический ноль, который через вход блокировки дешифратора 1 устанавливает (удерживает) логические единицы на выходах 1518, 19. При этом иа выходе 14 элемента 4 устанавливается логическая единица, которая разблокировывает выходы дешифратора 2, Если же на входах .8 не все логические единицы, то на выходе 14 устанавливается логический ноль, кото.- рый через вход блокировки дешифратора 2 устанавливает логические...

Номер патента: 1814191

Опубликовано: 07.05.1993

Автор: Яранцев

МПК: H03M 7/00

Метки: 8-4-2-1, два, двоично-десятичного, код, кода, пяти

...пятый разряды и промежуточные выходы . к второму входу четвертого элемента И и к 26-34. На входы 15, 16, 18 и 20 подаются в 15 прямом виде разряды входного кода с весами; соответственно "8", "4", "2" и "1". Навыходы 17 и 19 в инверсном виде. подаются третьему входу первого элемента ИЛИ, второй вход подключен к второму входу третьего элемента И, а выход - к третьему входу первогоэлемента И и к первому входу вторазряды с весами "4" и "2" рого элемента ИЛИ-НЕ, второйвход котороПреобразователь работает в соответст го подключен к выходу четвертого элемента вии с таблицей истинности. И, третий вход - к выходу второго элементаблагодаря введению новых элементов и И и к первому входу третьего элемента ИЛИ- соответствующих соединений сложность НЕ,...

Номер патента: 1827718

Опубликовано: 15.07.1993

Автор: Столяр

МПК: H03M 7/00

Метки: времяимпульсных, дешифратор, кодов

...на выходе устройства будет за. держан на время Т = й, которое соответст вует коду М числа, в формирователе б кода задержки,На фиг.2 изображены диаграммы, пояс. няющие принцип работы устройства,Из диаграммы 11 видно, что сигнал, по. ступающий на вход устройства, може иметь различную длительность,На диаграммах 12 и 13 изображены меандры, поступающие на тактовые входы первого и второго регистров сдвига, а на диаграммах 14 и 15 сигналы на выходах регистра сдвига,На диаграмме 16 изображены выходные сигналы элемента ИЛИ для одного из выбранных кодовых интервалов.На диаграммах 17 и 19 показаны сигналы на выходах второго 8 и первого 7 формирователей.На диаграмме 18 представлены входные сигналы дешифратора, поступающие на его вход через...

Номер патента: 1829118

Опубликовано: 23.07.1993

Авторы: Верховский, Гарсков, Горидько

МПК: H03M 7/00, H04L 25/49

Метки: бинарных, сигналов, симметрирования

...нуля). Второй счетчик 4четности содержит информацию об асимметрии выходного сигнала и подает на второй вход элемента 6 И сигнал,30 определяемый как819 ЙМ 1) Яцпь, р 11=1где 3 с - (-1) (в+2);Ь - символы на выходе управляемого35 инвертора 5,Если знак суммы на выходе второгосчетчика 4 совпадает со знаком суммы навыходе первого счетчика 3, на выходе элемента 6 И формируется сигнал с уровнем40 логической единицы и данная (в+2)-значнаякомбинация инвертируется, т.е. уровеньасимметрии сигнала уменьшается. При несовпадении знаков сумм инвертированияне происходит. Блок 8 синхронизации пере 45 дачи обеспечивает согласованную работупередающей стороны,На приемной стороне двоичный сигналс выхода канала связи со скоростью, в+250 Чпоступает на...

Номер патента: 1837280

Опубликовано: 30.08.1993

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...ДВА, два мажоритарных элемента с порогом два, два мажоритарных элемента с порогом четыре, четыре элемента И, два элемента запрета, сумматор и два полусумматора, причем входы разрядов с 40 первого по шестой устройства соединены спервогодка шестой входами первых элементов И, элемента сложения по модулю два, мажоритарного элемента с порогом два и мажоритарного элемента с порогом четыре, входы разрядов с седьмого по одиннадцатый устройства соединены с первого по пятый входами вторых элемента СЛОЖЕНИЕ1837280 ЛЮ ДВА соответственно, выход первого элемента И соединен с первым входом пятого элемента И и входом первого слагаемого третьего полусумматора, вход второго слагаемого которого соединен с выходом шестого элемента И и вторым входом...

Номер патента: 1837400

Опубликовано: 30.08.1993

Авторы: Галчихин, Дундуков

МПК: H03M 7/00

Метки: кодер, линейного, позиционного, сигнала

...цепь коммутатора на входы элементов ИЛИ 10 и 12, обеспечивающих объединение 5-го выхода дешифратора 9 соответственно с 1-м и З-м, 7-м выходами дешифратора 9,При этом задержанные импульсы с выхода элемента задержки 14(показаны пунктиром на фиг. 2,и) через вторую цепь коммутатора 15 подаются на запрещающий вход дешифратора 9, обеспечивая в следующий момент считывания комбинации 00 отсутствие сигнала на 4-м или 8-м выходах дешифратора 9.Следовательно,. в исходном положении коммутатора 15 появление импульса на 5-м выходе дешифратора 9, т,е. дешифрирова 50 55 Формула изобретения Кодер позиционного линейного сигнала, содержащий делитель тактовой частоты, вход которого обьединен с входом умножителя тактовой частоты и является тактовым...

Номер патента: 2001521

Опубликовано: 15.10.1993

Автор: Согрин

МПК: H03M 7/00

Метки: датчика, код, номера, цифровой

...состояние цепи датчиков 4 в 55 узлах столбца датчиков 4 в матрице 1 позволяет проходить потенциалу логического ноля с выхода дешифратора 18 вертикальных шин на соответствующую вертикальную шину матрицы 1, Через резисторы б нв горизонтальные шины матрицы 1 подаетсяФормула изобретения ПРЕОБРАЗОВАТЕЛЬ НОМЕРА ДАТЧИКА В ЦИФРОВой код, содержащий кодирующее устройство в виде К-координатной матрицы с вертикальными и горизонтальными шина ми, в узлах которой подключены датчики, адресный регистр и логический блок, состоящий иэ тактового генератора, триггера и элементов И - НЕ, отличающийся тем, что, с целью упрощения и расширения об ласти применения преобразователя за счет одновременной шифрации К номеров датчиков в номера разрядов двичного К-...

Номер патента: 2004943

Опубликовано: 15.12.1993

Авторы: Еремин, Рубцов

МПК: H03M 5/18, H03M 7/00

Метки: 6в4т, блочного, кода, типа, троичного, формирования

...формирователь 4 последовательного троичного сигнала. блок 5 балансировки троичного сигнала. Блок 5 балансировки троичного сигнала содержит реверсивный двоичный счетчик 6, первый 7, второй 11 и третий 12 элементы И, первый 8 и второй 9 элементы ИЛИ с инверсией, триггер 10,Устройство формирования блочного кода типа 6 В 4 Т шестиразрядные двоичные блоки преобразует на выходе в соответству 55 чивости передачи данных,Устройство работает следующим образом.ВхОДнОЙ ДвоичныЙ сигнал, пОслеДОвдтельности тактовых импульсов частотой Г и Р- поступают соответственно на информа 6 ющие им четырехразрядные троичные блоки, принимающие значения нулевые, положительной и отрицательной полярности("0", "+". "-").Для ограниченного числа двоичных блоков...

Номер патента: 1839248

Опубликовано: 30.12.1993

Авторы: Авгуль, Антонов, Гришанович, Егоров

МПК: G06F 7/50, H03M 7/00

Метки: единиц, подсчета, числа

...элементов 1, , 5 сложения по модулю два, элемент И 6, два мажоритарных элемента 7 и 8 с порогом два, два мажоритарных элемента 9 и 10 с порогом четыре, мажоритарный элемент 11 с порогом шесть, мажоритарный элемент 12 с порогом восемь, полусумматор 13, одноразрядный двоичный сумматор 14, тринадцать входов 15, ., 27 и четыре выхода 28, ., 31.Устройство для подсчета числа единиц работает следующим образом,На входы 15, 27 подаются двоичные переменные Х 1, Х 13 соответственно, на выходах 28, , 31 реализуются булевы функции 10, , 13 соответственно, значения которых составляют двоичный код й = 813 + +412+ 2 т 1+ 10 числа логических "1", содержащихся во множестве входных сигналов Х 1, , Х 13. Булевы функции 0, тз реализуются Формула изобретения...