Преобразователь кода системы остаточных классов в двоичный код

У СВИДЕТЕЛЬСТ Т ервяков тельство СССР02, 1981.льство СССР24, 1982 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ИСАНИЕ ИЗО(56) 1. Авторское свидеУ 991410, кл. С 06 Р 52. Авторское свидетепо заявке У 3518613/18(прототип).(54)(57) ПРЕОБРАЗОВАТЕЛЬ КОДА СИСТЕ МЫ ОСТАТОЧНЫХ КЛАССОВ В ДВОИЧНЫЙ КО содержащии группу сумматоров по модулю, накапливающий сумматор, группу триггеров, первую группу элементов 11 и элемент ИЛИ, причем выходы триггеров группы соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых соединены с тактовым входом преобразователя, выходы элементов И, кроме пер вого, первой группы подключены к соответствующим входам элемента ИЛИ, выход которого соединен с тактовым входом накапливающего сумматора, выход которого является выходом преобразователя, единичный вход первого, триггера группы соединен с входом "Пуск" преобразователя, нулевой вход К-го триггера группы соединен с единичным входом ( +1)-го триггера груп. пы (1( 1 (п) где и - число оснований, о т л и ч а ю щ и й с я, тем, что, с целью сокращения количества оборудования, он содержит шифратор, группу элементов ИЛИ, элемент задержки и вторую группу элементов И, причем вход остатка по наименьшему основанию преобразователя соединен с первыми входами элементов И второй группы, выходы которых соединены с первой группой входов шифратора, вторая группа входовкоторого соединена с выходами триггеров с второй по Н -й группы, выходы шифратора соединены соответственно с информа-ционными входами накапливающего сум-. матора и сумматоров группы, выходы сумматоров группы соединены с входами соответствующих элементов ИЛИ :группы, инверсные выходы ко)орых под д ключены соответственно к нулевым входам триггеров с второй по И -й группы, выход первого триггера группы соединен с вторыми входами элементов И второй группы, выход первогоэлемента И первой группы через элемент задержки соединен с нулевым вхо. дом первого триггера группы и И-м . входом элемента ИЛИ, выход которого соединен с тактовыми входами сумматоров группы.1133669 Изобретение относится к вычислительной технике и может быть использовано для сопряжения с вычислительными устройствамИ, функционирующими в СОК, а также в аппаратуре передачи данных, использующей коды СОК.Известно устройство для преобразования чисел из СОК в позиционный код, содержащее суммирующие счетчики, входные регистры, элементы сравнения О по основаниям СОК, двоичный накапливающий счетчик, выходы которого являются выходом устройства, первый триггер, первый и второй элемент И ЦОднако данное устройство требу ет значительных аппаратурных затрат и обладаетнедостаточным быстродействйем, что снижает эффективность вычислительных устройств, функционирующих в СОК.Наиболее близким к изобретению щ по сущности технического решения является преобразователь непозиционного кода в двоичный код, содержащий груп;, пу входных регистров, группу элемен"тов сравнения, группу элементов И, группу счетчиков по модулю, накапливающий сумматор, коммутатор, элемент ИЛИ, группу триггеров, причем входы счетчиков по модулю группы соединены соответственно с выходами элементов И, первые входы которых соединены с тактовым входом преобразователя, информационные входы которого соединены с входами регистров группы, выходы которых соединены с первыми входами соответствующих элементов сравнения группы, вторые входы которых соединены с выходами соответствующих счетчиков по модулю группы, выходы накапливающего сумматора являются выходами преобразователя40 входы констант эквивалентов которого соединены с информационными входами коммутатора, выходы которого соединены с информационными входами накапливающего сумматора, управляющий 45 .вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходами элементов И группы, вторые входы которых соединены с выходами соответствующих триггеров группы и с управляющими входами коюутатора, выход 1 -го элемента сравнения группы (1=1"; Ь, где 11 число оснований) соединен с нулевым входом-го и единичным входом (М 1)-го 55 триггерами группы, единичный вход пер вого триггера группы является входом пуска преобразователя 12; Недостатком известного устройстваявляются значительные аппаратурныезатраты,Цель изобретения - сокращение ко-"личества оборудования.Поставленная цель достигаетсятем, что преобразователь кода системы остаточных классов в двоичныйкод, содержащий группу сумматоров помодулю, накапливающий сумматор, группу триггеров, первую группу элементов И и элемент ИЛИ, причем выходытриггеров группы соединены с первыми входами соответствующих элементов И первой группы, вторые входыкоторых соединены с тактовым входом преобразователя, выходы элементов И, кроме первого, первой группыподключены к соответствующим входамэлемента ИЛИ, выход которого соединен с тактовым входом накапливающего сумматора, выход которого является выходом преобразователя, единичный вход первого триггера группысоединен с входом "Пуск" преобразователя, нулевой вход-го триггерагруппы соединен с единичным входом(с+1)-го триггера группы (1 =1-;(и),где П - число оснований, содержитшифратор, группу элементов ИЛИ, элемент задержки и вторую группу элементов И, причем вход остатка по наименьшему основанию преобразователясоединен с первыми входами элементовИ второй группы, выходы которых соединены с первой группой входов шифратора, вторая группа входов которого соединена свыходами триггеров свторой по й -й группы, выходы шифратора соединены соответственно с информационными входами накапливающегосумматора и сумматоров группы, выходы сумматоров группы соединены свходами соответствующих элементовИЛИ группы, инверсные выходы которыхподключены к нулевым входам триггеров с второй по П -й группы выход первого триггера группы соединен свторыми входами элементов И второйгруппы, выход первого элемента Ипервой группы через элемент задержкисоединен с нулевым входом первоготриггера группы и 11-м входом элемента ИЛИ, выход которого соединен стактовыми входами сумматоров группы.На фиг, представлен преобразователь кода системы остаточных классов в двоичный код; на фиг,2 - приствуют нулевые потенциалы, то тактовые импульсы на выход элементов И 4.1-4.11 не поступают.оПри поступлении на вход триггера 3.1 импульса "Пуск", он устанавливается в единичное состояние,тактовый импульс поступает на вход элемента 5 задержки через элемент И4.1. Одновременно открывают элементы И 8 группы и код остатка К, поступает через шифратор 2 на входы всехсумматоров 1.1-1. И без изменения. Тактовый импульс появляется на первом выходе элемента 5 задержки и через элемент ИЛИ 6 поступает на тактовый вход всех сумматоров 1.1 в 1.И . Приэтом из содержимого сумматоров 1.2-1.вычитается значение Ж, , а в сумматоре 1.1 оно прибавляется к нулевомузначению. После выполнения операций суммирования и вычитания импульс со второго выхода элемента 5 задержки устанавливает триггер 3.1 в исходное состояние, а 32 - в единичное состояние. Прн этом вход 11 отключается от шифратора 2 и в последующем информация, подаваемая по нему для работы устройства, значения не имеет.Под действием единичного потенциала на выходе триггера 3.2, на выходах шифратора 2 формируется код числа Р 1, которое при поступлении тактовых импульсов через элемент И 4,2 и элемент ИЛИ 6 на тактовые входы сумматоров 1.1-1.П подсуммируется к содержимому .сумматора 1.1 и вычитается из сумматоров 1.2-1.п. Когда сумматор 1.;2 обнулится, на инверсном выходе элемента ИЛИ 7.1 появится единичное значение, которое установит триггер 3.2 в исходное, а триггер 3.3 - в единичное состояние. При этом на выходах шифратора 2, соответствующих сумматору 2,2, появится код нуля. На выходах, соответствующих сумматорам 1.3 - 1. И - значение /Р Р /Р, где 1 с : 3 - й, соответственно. На выходах, соответствующих сумматору 1,1 - значение1 2Описанным образом преобразователь будет работать до тех пор, пока при обнулении сумматора 1. И на инверсном выходе элемента ИЛИ 7 лне появляется сигнал единицы, который обнуляет триггер З.п . На этом процес преобразования заканчивается. А (у (К ее Юп ) е где Ж - остаток от числа по модулюР .Преобразуя по модулям Р, получим З/А/р о,-/а,+ар,+аП р( Из чего следует, что перевод числа А можно выполнить последовательно, начиная с а прибавлением последую щих членов указанного уравнения до выполнения равенства МаяПреобразователь кода системы остаточных классон в двоичный код работает следующим образом. 50В исходном состоянии сумматор1 очищен. В модульные сумматоры 1.2-1.п занесены значения остатков М - ОА соответственно. Триггеры 3.1-3. и установлены в нулевые состояния. По 55 входу О тактовых импульсов поступают тактовые импульсы, на так как на выходах триггеров 3.1-3.Ь присут 3 1133669 мер реализации шифратора для случаяР =5, Р=7, РЗ=1 .Преобразователь кода системы остаточных классов в двоичный код содержит накапливающий сумматор 1.1, сумматоры по модулю 1,2-1, И группы, шифратор 2, группу триггеров 3.1-3.а, группу элементов И 4.1-4.0, элемент 5 задержки, элемент ИЛИ 6, группу элементов ИЛИ 7.1-7.п, груп. 10 пу 8 элементов И, вход 9 "Пуск" преобразователя, вход 1 О тактовых импульсов, вход 11 остатка по наименьшему основанию, выход 12 преобразователя.15Шифратор 2 содержит элементы ИЛИ 13.Сумматор 11 является двоичным, на- капливающим. Сумматоры 1,2-1. п группы являются мрдульными, вычитающими.Любое число А натурального ряда может быть выражено в обобщенной позиционной системе 1,ОПС ) как-1А-в,о р - оиП Р"дК:1где ак -коэффициенть 1 ОПС;Рк - основания ОПС.В то же время число А в СОК с основаниями, аналогичными ОПС, записывается в виде 30Результат преобразования образуется на выходе 12 преобразователя.Предлагаемый преобразователь кода системы остаточных классов в двоичный код требует для реализации меньших аппаратурных затрат, чем известный за счет замены группы элементов сравнения менее сложной груп 1133669 6 пой элементов ИЛИ, коммутатора - менее сложным шифратором. Кроме того, при Р,) 2 предлагаемыи 5 преобразователь кода системы остаточных классов в двоичный код обладаетбольшим быстродействием, чем известный.мокосо ректо Заказ 9960/44 ВНИИПИ Госуда по делам из 113035, Москв