Преобразователь непозиционного кода в двоичный код

(2 (2 (4 рвяков ужениеискретныхе радио",во ССС 2, 198 щиг ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 1) 373 1129/24-24 2) 18.04,84б) 15.09.85, Бюл, У 3 (72) С.Н.Хлевной, Н.И.Ч и Н.И.Швецов(53) 681,3(088,8) (56) Толстяков В.С. Обн и исправление ошибок в устройствах, М.: Советс 1972, с. 55.Авторское свидетельс Ф 991410, кл. С 06 Р 5/ (прототип),(54)(57) ПРЕОБРАЗОВАТЕЛЬ НЕПОЗИЦИОННОГО КОДА В ДВОИЧНЫЙ КОД содержащий два счетчика, две схемы сравнения, первый сумматор по модулю,элемент И и блок управления, содержащий два элемента И,.триггер,первый элемент задержки; счетчики схему сравнения, причем первыйи второй входы первого элемента Иблока управления соединены соответственно с выходом триггера и тактовым входом преобразователя, выходсчетчика блока управления соединенс входом схемы сравнения блока управления, выход схемы сравнения блокауправления и выход элемента И соединены соответственно с первым и вторым входами второго элемента И блокауправления, выход второго элемента И блока управления соединен с нулевым входом триггера блока управления, выходы первого и второгосчетчиков соединены с первыми входами соответствующих схем сравнения,выходы которых соединены с соответствующими входами элемента И, выход ЯО 1 3 79547 первого сумматора по модулю является выходом результата преобразователя, отличающийся тем, что, с целью повьппения быстродействия, в него введены второй сумматор по модулю, пять коммутаторов, а блок управления содержит одновибратор, второй элемент задержки и элемент ИЛИ, причем входы нечетных остатков преобразователя соединены с соответствующими информационными входами первого коммутатора, выход которого соединен с вторым входом первой схемы сравнения, входы четных остатков преобразователя соединены с соответствующими информационными входами второго коммутатора, выход которого. соединен с вторым входом второй схемы сравнения, входы нечетных коэффициентов преобразователя соединены с соответствуюми информационными входами третьео коммутатора, входы четных коэффициентов преобразователя соединены с соответствующими информационными входами четвертого коммутатора, выходы первой и второй схем сравнения соединены с входамизапрета соответствующих счетчиком и с соответствующими .управляющими входами пятого коммутатора, выход которого соединен с информационным входом первого сумматора по модулю, вход обнуления которого соединен с первым входом элемента ИЛИ, входом первого элемента задержки, входом обнуления счетчика блока управления и с входом запуска преобразователя, вход окончания работы которого соединен с выходом второго1179547 элемента И блока управления, выходытретьего и четвертого коммутаторовсоединены соответственно с входамипервого и второго слагаемых второгосумматора по модулю, первый, второйи третий информационные входы пятого коммутатора соединены соответственно с выходами третьего, четвертого коммутаторов и с, выходом второго сумматора по модулю, выход счетчика блока управления соединенс управляющими входами коммутаторас первого по четвертый: выход перво-.го элемента И блока управления соединен с тактовым входом первого сумматора по модулю и через второй Изобретение относится к вычислительной технике, а именно к вычислительным устройствам, функционирующим в системе остаточных классов(СОК), и может быть использованодля преобразования кодов,Целью изобретения является повышение быстродействия.Па фиг. 1 представлена схема пре-образователя непозиционного кода 10в двоичный код; на фиг. 2 - схемаблока управления.Преобразователь непозиционногокода в двоичный код содержит коммутаторы 1-5, схемы 6 и 7 сравнения, 15счетчики 8 и 9, сумматоры 10 и 11по модулю, элемент И 12, блок 13управления, входы 14 нечетныхи 15 четных остатков преобразователя, входы 16 нечетных и 17 четных 20коэффициентов преобразователя, тактовый вход 18 преобразователя,вход 19 пуска преобразователя, выход 20 конец работы преобразователя,выход 21 результата преобразователя, 25выходы 22 и 23 блока управления,вход 24 блока управления, выходы 25и 26 блока управления.Блок 13 управления содержит триггер 27, счетчик 28, схему 29 сравне. -ния, элементы И 30 и 31, элементИЛИ 32, элементы 33 и 34 задержки,одновибратор 35. элемент задержки блока управления -с счетными входами первого и второго счетчиков, выход элемента ИЛИблока управления соединен с входамиобнуления первого и второго счетчиков, в блоке управления второй входвторого элемента И соединен с входом одновибратора, нулевой выходкоторого соединен с третьим входомпервого элемента И, единичный выход одновибратора соединен с вторым входом элемента ИЛИ и с счет -ным входом счетчика , выход первого элемента задержки соединенс единичным входом триггера. Каждый из коммутаторов 1 и 2 имеГи+1 1ет -2-групп входов, где и - число основания выбранной СОК, пош - разрядов в каждой группе, гдеш=1 оРР; Р - наибольшее по величине основание,Выходы коммутаторов 1 и 2 подключены к входам схем 6 и 7 сравнениясоответственно. Если величина кодов,подаваемых с выходов счетчиков 8и 9, соответственно больше, то навыходах схем 6 и 7 сравнения формируется уровень логического 0",если меньше или равно, то формируется уровень логической "1". Счетчики 8 и 9 представляют собой двоичные суммирующие счетчики.Сумматор 10 является комбинационным сумматором по модулюР;.фьюВходы, модульного сумматора 1 о подключены к входам коммутаторов 3 и 4соответственно, которые имеютс и+1 1--групп входов по к разрядов2в каждой.Выходы коммутатора 5 подключенык входам модульного сумматора 11накапливающего типа по модулю П Р,.;:л лПричем если на выходах схем 6и 7 сравнения нули, то код на выходах коммутатора 5 соответствуеткоду на выходах сумматора 10. ЕслиО 15 20 45 50 55 3 1на выходе схемы б сравнейия ноль;а на выходе схемы 7 сравнения едини"ца, то код соответствует коду навыходах коммутатора 3. При комбинации на выходах схем 6 и 7 сравнения "1" и "О" соответственно, кодсоответствует коду на выходах ком"мутатора 4. Если на выходах схемсравнения 6 и 7 "1", то на выходахкоммутатора 5 логические нули,Двоичный накапливающий счетчик 28блока 13 управления имеет число1 п+1 Гсостояний-- 1. Сигнал на выходе2схемы 29 сравнения появляется1 п+1 Гкогда на ее входе код- -2Преобразователь непозиционного.кода в двоичный код работает сле. дующим образом,Число А представляется остатками О, о 2,Ол по основаниям Р 1Р 1.ф РЬПреобразовать код числа А из. СОКв позиционный код возможно исполь-.зуя метод ортогональных базистовА=Я В 1+ Маг+ФЫВ ргде Р = П Р, а В - коэААициент орф1тогонального базиса, удовлетворяющий сравнениямВ, =1(вОа Р;);В=О(вой Р), М 34 еРассмотрим первую пару слагаемыхА г=ЙВ+Ы,ВгЕсли с(Ыг, тоА=ЯВ 1+ Ь Вг)Ргде В 1 г =(В 1+В 2)рд 21-Ыг- ц,Если Ы 1 7 ег тоА 12 =Ыг В г+ д гВ 1 ф,Таким образом, процесс преобразования числа А из СОК в позиционный код сводится к последовательному полярному получению слагаемь 1 хв зависимости от соотношения междуостатками и о и о.1 мВ начальный момент времени счетчики 8 и 9, сумматор 11 по модулю,триггер 27 и счетчик 28 обнулены.При поступлении запускающего импульса по входу 19 происходит обнуление содержимого сумматора 11,счетчика 2 и через элемент ИЛИ 32содержимого счетчиков 8 и 9. Содержимое счетчика 28, равное нулю,.определяет тот код, по которомуна входы схем 6 и 7 сравнения будут поданы коды Ои Ыг коммутаторами 1 и 2, а на выходах коммутато 179547 4 ров 3 и 4 появятся коды, соответствующие В и Вг . На выходе комбинационного модульного сумматора 10 своРмиРУетсЯ величина В 1+Вгр, На выходе коммутатора 5 будет получен код В, В или,В,г, в зависимости от сигналов на выходах схем 6 и 7 сравнения.Через время, определяемое элементом 33 задержки, т.е. через время, необходимое для окончания переходных процессов, триггер 27 устанавливается в единичное состояние, разрешая тем самым прохождение тактовых импульсов через элемент И 30 по выходу 26 на тактовый вход сумматора 11, При этом к нулевому содержимому сумматора 11 прибавится константа Вг, а чеРез вРемЯ, необхоДимое 1 для окончания суммирования, этотже импульс на выходе элемента 34задержки по выходу 23 увеличитсодержимое счетчиков 8 и 9 на еди ниНУ. Если при этом произойдетизменение сигналов на выходахсхем б и 1 сравнения, то, соответственно, изменится и код числана выходе коммутатора 5, которыйпри поступлении следующего тактового импульса по выходу 26 вызоветизменение содержимого сумматора 11на величину этого числа по модулю Р.При единичных сигналах на выхоЭ 5дах схем 6 и 7 сравнения, сигналс выхода элемента И 12 защититодновибратор 35, логический нольс инверсного выхода которого заблокирует элемент И 30, вследствие 40 чего осуществляется пропуск тактового импульса, а логическая "1"с прямого выхода увеличит содержимое счетчика 28, вследствие чего навыходах коммутаторов 1 - 4 появятсякоды чисел, Ы, Ы, В 5 и В соответ"ственно и через элемент ИЛИ 32 повыходу 22 установит счетчики 8 и 9в нулевое состояние. На выходесумматора 10 будет получена величина В , а на выходе коммутатора 5код, соответствующий следующей пареостатков. Через время, необходимое для окончания переходных процессов одно- вибратор 35 разблокирует элемент И 30 и первый пришедший тактовый импульс по выходу 26 вызовет прибавлениечисла к содержимому сумматора Г 1 по модулю.Процесс преобразования будет продолжаться .до тех пор, пока не начнут преобразовываться последняя пара остатков е; и Ы;. Появление на выходе счетчика 28 числа и+1 Гв - вызовет появление на выходе2схемы 29 сравнения логической "1", В тот момент времени, когда на выходах обоих схем 6 и 7 сравнения сигналы станут равны логической "1", на выходе элемента И 12 сигнал логической "1" по входу 24 вызовет появление на выходе элемента И 3 1 сигнала логической "1", которая вернет триггер 27 в исходное сос,тояние. Сигнал логической "1" на выходе 20 означает окончание процесса преобразования числа А, а содержимое сумматора 11 по модулюбудет соответствовать позиционномузначению числа А,По сравнению с прототипом данный преобразователь обладает болеевысоким быстродействием.Максимальное число тактов преобразования в прототипе составит 10 величинуД Р +Р -2.П1-13 предложенном преобразователемаксимальное число тактов равно 15 и+1Бр=- - У Р Ф2=1Таким образом, для реальных диа пазонов СОК, предложенный преобразователь более чем в пять раз превосходит по быстродействию известный.и 35, наб., д,иал ППП "Патент", г.ужгород, ул.Проектная Тираж 872 Государственного делам изобретений осква, Ж, Рауш Подписиомитета СС открытий