G11C 8/10 — декодеры

Номер патента: 1014030

Опубликовано: 23.04.1983

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 8/10

Метки: дешифратор, параллельный

...И-НЕ, выход которогосоединен с первым управляющимвходом элемента ИЛИ-НЕ и является выходом 3 дешифратора. Второй управляющий вход элементаИЛИ-НЕ является управляющим входом4 дешифратора. Информационные вхо"ды элементы ИЛИ-НЕ являются информационными входами 5 дешифратора.Вход первого инвертора б соединенс вторым управляющим входом элемен-.та ИЛИ-НЕ 1, выход которого соеди"нен с выходом первого инвертора би входом второго инвертора 7, выходкоторого соединен с вторым входомэлемента И-НЕ.Элемент ИЛИ-НЕ содержит группу,параллельно соединенных транзисторов 8, затворы которых являются инфор.мационными входами элемента, истокиобъедийены и являются третьим управ.ляющим входом элемента, стоки объединены и являются выходом элемента, а также...

Номер патента: 1059626

Опубликовано: 07.12.1983

Авторы: Глушков, Жемейцев, Журова

МПК: G11C 8/10

Метки: дешифратор, дополняющих, мдп-транзисторах

...из параллельно соединенных транзисторов р-типа2, управляющего транзистора И-типа3 транзистора обратной связи И -типа 4 и элемента ИЛИ-НЕ 5, инвертор 6, адресные элементы И-НЕ 7, 6причем выход инвертора 6 подключенк затворам управляющих транзисторов 3 логических ячеек 1, а еговход соединен с первыми входамиадресных элементов И-НЕ 7 и явля 60 ется управляющим входом 8 дешифра"тора, вторые входы каждой пары адресных элементов И-НЕ 7 являются:соответственно прямыми и инверсными адресными входами 9 дешифра 65 тора, затворы каждого из транзисторов 2 логических ячеек 1 подключены к одному из выходов пары адресных элементов И-НЕ 7 в соответствии с двоичным .кодом номера ячейки 1. Истоки транзисторов 2 подсоединены к шине 10 питания, а истоки...

Номер патента: 1068999

Опубликовано: 23.01.1984

Автор: Кугаро

МПК: G11C 8/10

Метки: адреса, дешифратор

...к схеме питания на адресных шинах фррмируются сигна" лы, соответствующие принятой адресной информации. В тех вентилях дешифратора, где сток хотя бы одного .транзи" стора, например транзистора 2, подключен к адресной шине, на которой установлен потенциал логического нуля, шина, объединяющая истоки транзисторов, разряжается через этот транзистор его затвор при этом подключен к шине адресного сигнала инверсного сигналу, тактирующему сток адресного транзистора, т.е. к шине на которой поддерживается потенциал логической единицы ), В выбранном вен" тиле дешифратора, то есть в таком вентиле, где все затворы транзисторов подключены к адресным шинам, имеющим потенциал логического нуля, на шине, объединяющей истоки транзисторов, сохраняется...

Номер патента: 1113853

Опубликовано: 15.09.1984

Авторы: Григорьев, Поляков

МПК: G11C 8/10

Метки: дешифратор, кмдп-транзисторах

...содержит элементыИЛИ-НЕ 1, двухвходовый элемент И-НЕ2, инвертор 3, элемент 4 заряда, шину 5 питания, шину б нулевого потенциала, входы 7-9, выходы 10, управляющий вход 11,Каждый элемент ИЛИ-НЕ 1 содержитпоследовательно соединенные транзисторы р-типа 12-14 и параллельносоединенные транзисторы и-типа 15-17,Двухвходовый элемент И-НЕ 2 состоит из двух транзисторов р-типа .18-19 и двух транзисторов п-типа 2021.Инвертор 3 состоит из транзистора р-типа 22 и транзистора и-типа 23.Элементы 4 заряда выполнены натранзисторе р-типа,Дешифратор работает следующим образом.В статическом режиме на управляющем входе 11 поддерживается потенциал логического нуля, а хотя бы на одном из входов 7-9 поддерживается потенциал логической единицы....

Номер патента: 1140166

Опубликовано: 15.02.1985

Автор: Романов

МПК: G11C 8/10

Метки: дешифратор, запоминающего, устройства

...его сложность, обусловленная наличием источников напряжения и резисторов смещения, а также невозможность использования его в качестве предварительного дешифратора, например, при оконечном диодном дешифраторе.Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что в дешифраторе для запоминающего устро 4 ства, содержащем матрицу ключей, каждый из которых выполнен на транзисторе, первые и вторые ключи и элементы согласования, каждый из 40 которых выполнен на трансформаторе, причем коллекторы транзисторов является выходами дешифратора, эмиттеры транзисторов каждой из строк матрицы соединены с выходом соответст вующего первого ключа, базы транзис" торов каждого из столбцов матрицы соединены с одним концом вторичной...

Номер патента: 1180974

Опубликовано: 23.09.1985

Авторы: Баранов, Герасимов, Григорьев, Кармазинский, Поплевин, Савостьянов

МПК: G11C 8/10

Метки: дешифратор, кмдп-транзисторах

...- с входами 8 дешифратора, стоки - со сто"ками уСтановочного и Фиксирующеготранзисторов 3,4 и затворами первого 30и третьего транзисторов 5 и 7 выходного каскада, стоки которых соединены с затворами фиксирующего транзистора 4, стоком второго транзистора 6 выходного каскада и выходом 9дешифратора истоки первого и второго транзисторов 5 и 6 выходного каскада соединены с шиной 11 источникапитания и истоками установочного ификсирующего транзисторов 3 и 4,затвор установочного транзистора 3соединен с тактовой шиной 10 и затвором стробирующего транзистора 2,исток которого соединен с общей шиной 12, исток третьего транзистора 7 45выходного каскада соединен с истоками транзисторов группы 1, а затворвторого транзистора 6 выходного каскада...

Номер патента: 1203594

Опубликовано: 07.01.1986

Авторы: Ильюшенков, Макаров, Мещанов, Телицын

МПК: G11C 8/10

Метки: дешифратор, мдп-транзисторах

...6 связи выбранного элемента 1 дешифратора конденсатора 17 произойдет уменьшение напряжения на затворах транзисторов 6 связи на величину ЛЬ=-К(Е - Б.р.), где К - коэффициент деления смкостного делителя, а Е - 11 р - цацр, ение на затворах выходцы транзисгоров 8 в исходном состоянии. Коэффициент деления равен- суммарная емкость затвор-канал транзисторов 6 связи невыбранных элементов 1 дешифратора;- емкость затвор - канал транзистора 6 связи выбранного элемента дешифратора;-емкость конденсатора 17. При напряжении на затворах транзисторов о связи 1)(Е - (.;пор откроется транзистор 19 заряда и соединительная шина 16 дозарядится до уровня, равного Е в (1 .рЕмкость конденсатора 17 препятствует понижению напряжения на затворах...

Номер патента: 1285531

Опубликовано: 23.01.1987

Авторы: Ботвиник, Еремин

МПК: G11C 8/10

Метки: дешифратор, запоминающего, строк, устройства

...инвертор открыт, то второй закрыт, и наоборотСледовательно, наодних шинах 15 дешифрации будет низкий уровень напряжений, на других -высокий, Формирователь 4 обеспечивает на подключенных к нему эмиттерах транзисторов 5 некоторое постоянное напряжение П относительношины нулевого потенциала. При этомвозможны два режима работы; 1. "Строка выбрана". В этом режиме на всех эмиттерах транзистора 5 2высокий уровень напряжения (напряжение на них выше напряжения на выходе формирователя 4). При этом напряжение на базе транзистора 6 в ус" тановившемся режиме равно8 тб 9 Я эВт 5 . 59где Б- напряжение на выходеформирователя 4,11 эо 15 падение напряжения напереходе база - эмиттер транзистора 5;БЭ 9- падение напряжения надиоде 9.Напряжение на выходе...

Номер патента: 1325558

Опубликовано: 23.07.1987

Авторы: Копытов, Лисица, Мерхалев

МПК: G11C 8/10

Метки: дешифратор, мдп-транзисторах

...единицы ТК и которые подклюЯ30, предзаряжается до напряжения 1, а на емкости шины 4 формируется потенциал логического нуля из-застекания заряда через открытые транэисторы 12 и 36 на общую шину. Во всех остальных ячейках устройства как на шине 13, так и на шине 4 формируется потенциал логического нуля из-за стекания заряда на шину 8 по проводящему пути, образованному открытым одним или несколькими транзисторами О, открытыми транзисторами 12 и 36, и наличия высокоимпедансного пути от источника напряженияпитания к указанным шинам. Одновременно с зарядом емкости шины 3 в первой ячейке осуществляется заряд емкостей затворов транзисторов 20 и 22 в точке 18 через открытый транзистор 16. а затворы транзисторов 16 и 17 устройства подается...

Номер патента: 1399816

Опубликовано: 30.05.1988

Авторы: Королев, Львович, Фастов, Щетинин

МПК: G11C 11/40, G11C 8/10

Метки: дешифратор, программируемый

...1, в которой производится п ер ежи га ни е перемычки 3 . При этом формирователь 6 ,через элемент 5 задает высокие напряжения на первых выводах всех пер емыч ек 3 данной ячейки 1 . На вторых выводах перемычек 3 , кроме пер ежи г аемой , элементами И-Н Е 8 также уста новле н высокий потенциал , поэтому сгориттолько одна перемычка 3 ,В предлагаемом де шифр а т о ре сниж е нытребования к пробивному напряжениювыходного каскада , фо рмирующе г о уровень " 1 " на выходе элемента И- НЕ ,та к ка к в режиме пер ежи га ния выходывсех не выбра н ных для пер ежи г ания элементов И-НЕ 8 переводятся в состояни е с высоким потенциалом . Это и с ключает возможность пробоя выходных элементов в каскаде , формирующем уровень" 1 " на выходе элемента И- НЕ ,...

Номер патента: 1399817

Опубликовано: 30.05.1988

Авторы: Королев, Фастов

МПК: G11C 11/40, G11C 8/10

Метки: дешифратор

...кбторого подключен к источнику питания, а другой - к анодам диодов 1 О, диодов 11; формирователь 2выборки выполнен на тиристоре 12;элемент 3 памяти состоит из транзистора 13, плавкой перемычки 14, транзистора 15, стабилизатора 16.Дешифратор работает следующим образом. иэ элементов И 1 оказываются под высоким потенциалом. Высокий потенциал с резистора 9 поступает на вход формирователя 2, выполненного на тиристоре 12, который включается и поднимает напряжение на базе транзистора 15 элемента 3 памяти. Затем на вход 6 подается высокое программирующее напряжение, при котором открывается стабилитрон 16 и транзистор 13. Транзистор 15 открывается, и его коллекторный ток осуществляет пережигание перемычки 14.Во всех остальных блоках 8...

Номер патента: 1429166

Опубликовано: 07.10.1988

Авторы: Ахмеджанов, Лушников, Романов, Хван

МПК: G11C 11/40, G11C 8/10

Метки: дешифратор, запоминающего, резервированием, устройства

...1 адреса, код которого соответствует коду входного инвертора,,на выходе присутствует сигнал логической единицы, при этом у остальныхФормирователей 1 на выходе - сигналлогического нуля,На первом установочном входе 15ключевого элемента 3 уровень логической единицы понижается до такой степени, чтобы он не был выше уровня напряжения на выходе основного формирователя адреса, но чтобы поддержатьтранзистор 11 в других элементах воткрытом состоянии для разряда затвора второго. транзистора 12 ключевогоэлемента.В это же время на адресные входы7 подается результат сравнения кодаосновного адреса с кодом адреса резервного элемента. Если эти адресане совпадают, то результатом сравнения является сигнал логической единицы, и затворы транзистора 12...

Номер патента: 1437914

Опубликовано: 15.11.1988

Авторы: Марков, Приходько, Щетинин

МПК: G11C 8/10

Метки: дешифратор

...этом транзистор 5 проводит, и на его коллекторе будет нулевой уровень. В других ячейках 1 на коллек торах транзисторов 3 - нулевой логический уровень, а на коллекторе транзистора 5 - единичный. В невыбранных ячейках 1 транзистор 9 находится в проводящем состоянии и через него55 течет часть тока генератора 19, создавая на резисторе 10 падение напря" жения, необходимое для выключения буферного элемента 11 в режиме считывания.В выбранной логической ячейке 1 делифратора транзистор 9 закрыт и через резистор 10 ток не течет,В режиме программирования величи" на напряжения на шине 16 увеличивается. Увеличивается также и ток генератора 19, Транзистор 9, соответствующий выбранному выходу, закрыт,и напряжение на выходе 17 определяется схемой...

Номер патента: 1451765

Опубликовано: 15.01.1989

Автор: Ермолин

МПК: G11C 8/10

Метки: дешифратор, напряжений, суммированием, токов

...повышение надежности дешифратора за счет снижения токон в выходных обмотках невыбранных трансформаторов.На чертеже изображена схема дешифратора.Дешифратор состоит из и трансформаторон 1, каждый из которых содержит обмотки 2 и входную обмотку 3. Все трансформаторы 1 объединены общей шунтирующей обмоткой 4, в которую включен шунтирующий резистор 5. Одни выводы выходных обмоток 3 подключены к одной шине 6, другие - к одним выводам нагрузочных резисторов 7, другие выводы которых подключены к другой шине 8.Сердечники трансформаторов 1 выполнены из материала с непрямоугольной петлей гистерезиса.Дешифратор работает следующим образом.Входные сигналы в виде импульсов напряжений прикладываются к обмоткам 2 всех трансформаторов 1, кроме одного,...

Номер патента: 1455362

Опубликовано: 30.01.1989

Авторы: Копытов, Лисица, Солод

МПК: G11C 8/10

Метки: дешифратор, мдп-транзисторах

...3, к которому подключены открытые транзисторы 7. Емкость С(емкость затвор-канал) в выбранной ячейке становится максимальной, в остальных ячейках - минимальной, Транзисторами 5, которые открыты сигналом ТК, равным логической единице, осуществляется обнуление всех нагрузочных элементов 11, т.е, всех строчных шин, подключенных к выходам ячеек дешифратора. При гоступлении сигнала ТК, равного логической единице, соответственно ТК равного логическому нулю, закрываются транзисторы 5, возбуждается выход выбранной ячейки, на нем формируется напряжение логической единицы, на выходах всех остальных ячеек сохраняется нулевой потенциал. Возбуждение выхода выбранной ячейки осуществляется в результате заряда Сн от источника сигнала Тй через...

Номер патента: 1566408

Опубликовано: 23.05.1990

Авторы: Высочина, Солод, Хоменко

МПК: G11C 8/10

Метки: дешифрации

...изобретения - повышение быстродействия устройства.На чертеже представлена блок-схема устройства дешифрации.Устройство дешифрации содержит логические блоки 1, элементы И 2, прямые 3 и инверсные 4 адресные шины, прямые 5 и инверсные 6 входы второй группы устройства, элементы 7 разряда, коммутаторы 8 и дешифратор 9. При этом коммутаторы 8, элементы И 2, элемент 7, прямые 3 и инверсные 4 адресные шины представляют логический блок 1.Устройство работает следующим образом.При подаче адресных сигналов дешифратор 9 старших разрядов обрабатывает их, при этом на одном иэ выбранных выходов дешифратора 9 старших разрядов появляется высокий потенциал. При этом коммутаторы 8 осуществляют подключение прямых 3 и инверсных 4 адресных шин к...

Номер патента: 1587582

Опубликовано: 23.08.1990

Автор: Землянухин

МПК: G11C 8/10

Метки: дешифрации

...потенциал, а управлением по входам 32 и 34 третьей группы обеспечивается низкий потенциал, то ток первого коллектора первого токозадающего транзистора 7 замкнется в эмиттер первого транзистора 4 и обеспечивая падение потенциала на первом резисторе 5 говорит о наличии выборки по первому выходу 12 устройства. Токи же второго, третьего и четвертого коллекторов первого токозадающего транзистора 7 замкнутся на диоды 15, 16, 19 и 20, проходя к схемам управления по входам 31 - 34 третьей группы и не попадая к второй, третьей и четвертой группам 3 транзисторов 4. Это обеспечивается тем, что падение потенциала на прямосмещенном р-и переходе эмиттер - база первых транзисторов 4 превышает падение потенциала на прямосмещенном диоде Шоттки,...

Номер патента: 1594599

Опубликовано: 23.09.1990

Авторы: Заболотнов, Мещанов, Телицын

МПК: G11C 8/10

Метки: дешифратор, мдп-транзисторах

...стоках ключевых транзисторон 15 одного столбца матрицы, при этом на истоке только этого ключевого транзистора 15 выбранной строки установлен высокий уровень напряжения и только один проходной транзистор 14, подключенный затвором к его истоку, переведен в открытое состояние.После этого в следующий момент времени йэ подается нысокий уровень сигнала Ф 5 и на истоке открытого проходного транзистора 14, образующемз 1соответствующии выход дешифратора, устанавливается высокий уровень напряжения. После окончания рабочего интервала н момент времени Сснимается высокий уровень сигнала Ф 5. При этом на ныходе дешифратора через открытый проходной транзистор 14 устанавливается низкий уровень напряжения. Затем в момент времени С устанавлинается низкий...

Номер патента: 1608745

Опубликовано: 23.11.1990

Автор: Землянухин

МПК: G11C 8/10

Метки: адреса, дешифратор

...на 01 соответственно произойдет новое перераспределение потенциалов и токов в схеме, приводящее к появлению низкого потенциала на втором выходе 25 и высокого потенциала на остальных выходах 24, 26 и 27, Это обеспечивается тем, что к базам четвертого и третьего повтори- тельных транзисторов 10 и 9 будет приложен низкий потенциал, а к базам первого и второго повторительных транзисторов 7 и 8 - высокий. Быстрое появление высокого потенциала на первом выходе 24 будет обеспечено большим током, направленным на перезаряд паразитных емкостей узла и развиваемым в цепи первого эмиттера первого повторительного транзистора 7. При этом на базах первого и пятого ключевых транзисторов 1 и 5 потенциал понизится, а на базах второго и...

Номер патента: 1672526

Опубликовано: 23.08.1991

Авторы: Землянухин, Халявко

МПК: G11C 8/10

Метки: адреса, дешифратор

...к выходам 11 на бзэзх ключевых транзисторов 4 и катодах диодов 6 устанавливаются соответствующие уровни потенциалов логическ х сигналов, Это приводит к тому, что найдется одна из ячеек 1, в которой все ключевые транзисторы 4 будут заперты низким потенциалом на базах этих транзисторов 4 и все диоды 6 будут заперты высоким потенциалом нз катодах этих диодов 6. Например, при кодовой комбинации 000.00 будут заперты ключевые транзисторы 4 во всех ячейках 1. Соответственно токи источников тока через опорные транзисторы 2 замкнутся в шину 9 питания. Это приводит к тому, что при этом открыты все диоды 6 в ячейках 1, начинал со второй, через них ток входных источников сигнала буде потекать в выходные узлы, обеспечивая падение потенциалов нз...

Номер патента: 1679549

Опубликовано: 23.09.1991

Автор: Землянухин

МПК: G11C 8/10

Метки: адреса, дешифратор

...замыкается в катоды диодов 9 первых трех ячеек 1, так как все диоды 9 заперты, а распределяется между диодами 9 четвертой ячейки 1. При этом ток входных источников сигнала распределяет 5 10 и 5 30 35 40 ячейки 1 и выбору первого выхода 10 дешифратора.Формула изобретения Дешифратор адреса, содержащий ячейки, каждая из которых состоит из источника тока, ключевых транзисторов, опорного транзистора, гоуппы резисторов, матрицы из диодов, аноды которых подключены ксоответствующим разрядным шинам матрицы, а катоды - к соответствующим адресным шинам матрицы. эмиттер опорного транзистора соединен с эмлттерами ключевых транзисторов, коллектор соединен с первыми выводами резисторов группы и подключен к шине питания дешифратора, к шине нулевого...