Дешифратор на мдп-транзисторах

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Е 19) О 1) 0359 А 11 С 8/00 51) ГОСУДА ПО ДЕЛ Е ИЗОБРЕТЕНИЯСВИДЕТЕЛЬСТВУ ОПИС ВТОРСКОМ ар 2444 РАН- траное. иала торых ходов ЕККЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТКРЫТИ(56) Патент Великобритании14 кл. б 4 А., опублик. 1975.Авторское свидетельство СССР980160, кл. б 11 С 8/00, 1981. (54) (57) ДЕШИФРАТОР НА МДПЗИСТОРАХ, содержащий ключевые зисторы, затворы которых являются ными входами дешифратора, а исток динены с шиной нулевого потен нагрузочные транзисторы, затворы к являются одними из управляющих дешифратора, а стоки соединены с шиной питания, истоки нагрузочные и стоки входных транзисторов соединены со стоками транзисторов связи, истоки которых соединены с затворами выходных транзисторов, стоки которых являются другими управляющими входами дешифратора, а истоки выходами дешифратора, отличающийся тем, что, с целью уменьшения потребляемой мощности и повышения быстродействия, в него введены транзистор заряда, транзистор разряда и конденсатор, один из выводов которого, сток и затвор транзистора заряда, исток транзистора разряда соединены с шиной питания, второй вывод конденсатора, исток транзистора заряда, сток и затвор транзистора разряда соединены с затворами транзисторов связи.(в 35 40 45 50 Изобретецис отцосится к вычислительной гсхццке и может быть использовано и)хц ио трос ции запоминающих устройств а МД 11-транзисторах.Целью изобретения является уменьшение потребляемой мощности и повышение быстродействия дешифратора.На фиг. 1 изображена принципиальная схема дешифратора; на фиг. 2 - временная диаграмма его работы.Дешифратор на МДП-транзисторах (фиг. 1) состоит из элементов 1 дешифратора, каждый из которых содержит ключевые транзисторы 2 (с целью упрощения на фиг. 1 в каждом элементедешифратора показан один транзистор 2), истоки которых соединены с общей шиной 3 нулевого потенциала, а стоки 4с истоком цагрузочного транзистора 5 и стоком транзистора 6 связи, исток которого соединен с затвором 7 выходного транзистора 8, сток нагрузочцого транзистора 5 соединен с шиной 9 питания, а затвор - с первым управляющим входом 10, сток выходного транзистора 8 соединен с вторым управляющим входом 1, а истоки выходных транзисторов 8 каждого элемента 1 дешифратора образуют соответствующие выходы 12 и 13 дешифратора, затворы входных транзисторов 2 соединены с соответствующими адресными входами 14 и 15 дешифратора. Затворы транзисторов 6 связи всех элементов 1 дешифратора черс з соединительную шину 16 подключены к одному из выводов конденсатора 17, стоку и затвору транзистора 18 разряда и стоку транзистора 9 заряд, другой вывод конденсатора 17, сток и затвор транзистора 19 заряда, исток транзистора 8 разряда соединены с шиой 9 питания.Дешифратор работает следующим образом.В исходном состоянии до момента времени 1 ца входе 10 установлен высокий уровень напряжения, равный направлению питания Е(фиг. 2). На входах 4 и 15 всех элементов 1 дешифратора и входе 11 дешифратора установлен низкий уровень напряжения.На соединительной шине 16 установлен высокий уровень напряжения, равный Еи+Ц , где 1)ир, - пороговое напряжение транзисторов. Транзисторы 2 находятся в закрытом состоянии, а нагрузочные транзисторы 5, транзисторы 6 связи и выходные транзисторы 8 - в открытом состоянии. При этом на стоках 4 транзисторов 2 и затворах выходных транзисторов 8 установлен высокий уровень напряжения, равный Е -) Ор., а на выходах всех элементов дешифратора - низкий.В начале рабочего интервала в момент времени 1 на входе 10 дешифратора устанавливается низкий уровень напряжения, и все нагрузочные транзисторы 5 перехоДят в закрытое состояние, Одновременно на адресные входы 14 и 15 всех элемен тов 1 дешифратора, кроме одного, который назовем выбранным, подаются высокие уровни напряжения (напряжения на невыбранных элементах 1 показаны на фиг. 2 пунктиром). При этом транзисторы 2 не- выбранных элементов 1 дешифратора переходят в открытое состояние и на их стоках, а также через открытые транзисторы 6 связи на затворах соответствующих выходных транзисторов 8, начинет устанавливаться низкий уровень напряжения. Одновременно через емкостный делитель, образованный суммарной емкостью затвор канал транзисторов 6 связи невыбранных элементов 1 де шифратора и суммарной емкостью затвор - канал транзистора 6 связи выбранного элемента 1 дешифратора конденсатора 17 произойдет уменьшение напряжения на затворах транзисторов 6 связи на величину ЛЬ=-К(Е - Б.р.), где К - коэффициент деления смкостного делителя, а Е - 11 р - цацр, ение на затворах выходцы транзисгоров 8 в исходном состоянии. Коэффициент деления равен- суммарная емкость затвор-канал транзисторов 6 связи невыбранных элементов 1 дешифратора;- емкость затвор - канал транзистора 6 связи выбранного элемента дешифратора;-емкость конденсатора 17. При напряжении на затворах транзисторов о связи 1)(Е - (.;пор откроется транзистор 19 заряда и соединительная шина 16 дозарядится до уровня, равного Е в (1 .рЕмкость конденсатора 17 препятствует понижению напряжения на затворах транзисторов 6 связи, что обеспечивает высокую проводимость транзисторов связи невыбранных элементов 1 дешифратора и тем самым быстрый разряд через них емкостей затвооов соответствующих выходных транзисторов 8. С другои стороны понижение напряжения на затворе транзистора 6 свяв выбранном элементе дешифратора до уровня, равного Е - Б 0 р., обеспечивает надежное его закрывание, поскольку напряжение на его стоке и истоке примерно равно Е - 1) .р.При величине емкости конденсатора 17, равнойСн (Ел -- .3 иор.) - 2 (Сн - СвУиорл)Аср. уменьшение напряжения на затворах транзисторов 6 связи произойдет на величину ЛЬ=2.пор, т. е. напряжение на их затворах изменится от уровня в исходном состоянии, равного Е +.) до уровня Е - )-)лор1203594 Риг итель В. РудаковИ. Верес544твенного комиретений и от35, Раушская нг. Ужгород, ул. Составвцика ТехредТиражВНИИПИ Государепо делам изоб13035, Мг сква, Ж -лиал ППП Патент,А. Обруча Корректо Подписн тета СССР крытий едактор Р.аказ 8424/5 4(5ная, 4 После установления на затворах выходных транзисторов 8 невыбранных элементов 1 дешифратора низкого уровня напряжения в момент времени 1 подается высокий уровень напряжения на вход 11 дешифра 5 тора. В невыбранных элементах 1 дешифратора выходные транзисторы 8 закрыты и на выходах невыбранных элементов 1 дешифратора сохраняются низкие уровни. На выходе выбранного элемента 1 дешифратора через открытый выходной транзистор 8 к мо менту времени 1 з устанавливается высокий уровень. Одновременно через емкость затвор - канал выходного транзистора 8 увеличится напряжение на затворе 7 выходного транзистора 8.15 В конце рабочего интервала (момент 1,) на входе 11 дешифратора устанавливается низкий уровень напряжения. При этом на выходе выбранного элемента 1 дешифратора через открытый выходной транзистор 8 устанавливается низкий уровень напряжения, а на затворах выходного транзистора 8 напряжение снижается до исходного уровня, равного Е, - пор. На адресных входах 14 и 15 дешифратора устанавливаются низкие уровни и транзисторы 2 всех 25 элементов 1 дешифратора переходят в закрытое состояние, на входе 10 устанавливается высокий уровень и нагрузочные транзисторы 5 всех элементов 1 переходят в открытое состояние. Через открытые нагрузочные панзисторы 5 стоки транзисторов 2 и затво 30 ры выходных транзисторов 8 всех элементов 1 дешифратора заряжаются до исходного уровня, равного Е - 11 о Прн заряде затворов выходных транзисторов 8 невыбранных элементов 1 дешифратора через35 емкостной делитель происходитволи ение напряжения на затворах транзисторов 6 связи всех элементов 1 дешифратора и при достижении напряжения, равного илис -" превышающего величину Е+1)вор., открывается транзистор 18 разряда и напряжение на затворах транзисторов 6 связи устанавливается равным исходному.Транзистор 19 заряда необходим в дешиф раторе также при первичном включении, когда происходит заряд соединительной шины 16 до уровня Е - Блом. При изготовлении дешифратора на кристалле возможен разброс параметров элементов, образующих емкостной делитель пороговых напряжений, а также наличие утечек по соединительной шине 16 на шину 3 или источник питания. Транзистор 18 разряда обеспечивает стабилизацию напряжения на затворах транзисторов 6 связи на уровне Е+ 1.3 пор к моменту времени 1 (исходное состояние), Транзистор 19 заряда обеспечивает стабилизацию напряжения на затворах транзисторов 6 связи на уровне Е, в Г ор. к моменту времени в, что дает возможность надежно закрыть транзистор 6 связи в выбранном элементе 1 дешифратора и одновременно позволяет получить высокую проводимость транзисторов связи в невыбранных элементах дешифратора. При высокой проводимости транзисторов 6 связи в невыбранных элементах 1 происходит быстрый разряд емкостей затворов выходных транзисторов, т. е. сокращение интервала времени 1 в го что позволяет раньше установить высокий уровень на входе 11, дешифратора и тем самым получить лучшее быстродействие дешифратора.В описанном дешифраторе отсутствуют сквозные токи а дозаряд или разряд соединительной шины 16 и затворов транзисторов 6 связи происходит только при отклонении элементов емкостного делителя или пороговых напряжений транзисторов от номинальных значений, а также при наличии утечек, поэтому мощность, потребляемая де;пифратором, минимальна,