Дешифратор на кмдп-транзисторах

И ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЪСТ(54)(57) 1. ДЕШИФРАТОР НА ХИДПТРАНЗИСТОРАХ, содержащий элементы ЛИ-НЕ, входы которых являются входами дешифратора, а выходы элементов ИЛИ-НЕ образуют выходы дешифратора, шину. питания, управляющую шину, о т л и ч а ю щ и й с я тем. что, с целью повышения быстродействия, в него введены инвертор, элемент И-НЕ и элементы заряда, входы которых подключены к выходу элемента И-НЕ, первые выходы элементовзаряда подключены к шине питания,а вторые - к выходам соответствующих элементов ИЛИ-НЕ, первый входэлемента И-НЕ соединен с выходом инвертора., торой вход элемента И-НЕи вход инвертора подключены к управляющей шине.1113853 2. Дешифратор по и. 1, о т л и ч а ю щ и й с я тем, что элемент заряда выполнен на транзисторе р-типа, затвор которого является вхо 1Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствахна КМДП-транзисторах для дешифрации адресных сигналов. 5Известен дешифратор ка КМДП-транзисторах, содержащий последовательносоединенные транзисторы, затворы которых являются входами дешифратора,причем потенциал на выходе группы в 10режиме невыборки поддерживается спомощью триггерной ячейки, один выход которой соединен с выходом дешифратора.Недостатком дешифратора является низкое быстродействие.Наиболее близким к предлагаемомуявляется дешифратор на КМДП-транзисторах, содержащий элементы ИЛИ-НЕ,причем каждый .элемент состоит из последовательно соединенных транзисторов р-типа и параллельно соединенныхтранзисторов п-типа, истоки транзисторов п-типа соединены с шиной нуле- .вого потенциала, стоки - с выходомэлемента ИЛИ-НЕ и являются выходомдешифратора, последовательно соединенные транзисторы р-типа включенымежду шиной питания и выходом элемента ИЛИ-НЕ, затворы соответствующих транзисторов р-типа и и-типа ЗОсоединены и являются входами элемента ИЛИ-НЕ и дешифратора.Недостатком известного дешифратора является низкое быстродействие.Быстродействие дешифратора определяется промежутком времени от моментаподачи адресных сигналов на входыдещифратора до момента появлениясигнала на выходе дешифратора в режиме выборки. Низкое быстродействие де шифратора обусловлено распространением сигнала выборки через последовательно соединенные транзисторы в элементах ИЛИ-НЕ.1Цель изобретения - повышение быст,родействия дешифратора.Поставленная цель достигается темчто в дешифратор на КМДП-транзисторах, содержащий элементы ИЛИ-НЕ,входы которых являются входами деши- щфратора, а выходы образуют выходы дешифратора, шину питания и управляющую шину, введены инвертор, элемент И-НЕ и элементы заряда, входы дом элемента заряда, исток - первымвыходом, а сток - вторым выходом элемента заряда. которых подключены к выходу элементаИ-НЕ, первые выходы элементов заряда подключены к шине питания, а вторые - к выходам соответствующих элементов ИЛИ-НЕ, первый вход элементаИ-НЕ соединен с выходом инверторавторой вход элемента И-НЕ и входинвертора подключены к управляющей шине, при этом элемент заряда выполненна транзисторе р-ипа, затвор которого является входом элемента заряда,исток - первым выходом, а стоквторым выходом элемента заряда.На чертеже приведена схема предлагаемого дешифратора.Дешифратор содержит элементыИЛИ-НЕ 1, двухвходовый элемент И-НЕ2, инвертор 3, элемент 4 заряда, шину 5 питания, шину б нулевого потенциала, входы 7-9, выходы 10, управляющий вход 11,Каждый элемент ИЛИ-НЕ 1 содержитпоследовательно соединенные транзисторы р-типа 12-14 и параллельносоединенные транзисторы и-типа 15-17,Двухвходовый элемент И-НЕ 2 состоит из двух транзисторов р-типа .18-19 и двух транзисторов п-типа 2021.Инвертор 3 состоит из транзистора р-типа 22 и транзистора и-типа 23.Элементы 4 заряда выполнены натранзисторе р-типа,Дешифратор работает следующим образом.В статическом режиме на управляющем входе 11 поддерживается потенциал логического нуля, а хотя бы на одном из входов 7-9 поддерживается потенциал логической единицы. Приэтом транзисторы 19, 21, 22 и хотябы один из транзисторов 15-17 открыты, а транзисторы 18, 20, 23 и хотябы один из транзисторов 12-14 закрыты. В результате, на всех выходах10 дешифратора устанавливаются потенциалы логического нуля.В активном режиме на входы 7-9дешифратора подаются потенциалы логических нулей и единиц, соответствующие определенному двоичному коду, ана управляющий вход 11 - потенциаллогической единицы. При этом в одномкз элементов ИЛИ-НЕ потенциалы входов 7-9. равны логическому нулювыб1113853 Составитель А,ДерюгинРедактор Л,Алексеенко ТехредЛ. Коцюбняк Корректор И.Муска Заказ 6626/43 Тираж 574ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное Филиал ППП"Патент", г. Ужгород, ул. Проектная, 4 ранный элемент), а наборы потенциалов на входах всех остальных элементов ИЛИ-НЕ содержат хотя бы по одной логической единице (невыбранныеэлементы , Таким образом, в невыбранных элементах ИЛИ-НЕ хотя бы одиниз транзисторов 15-17 оказываетсяоткрытым и хотя бы один из транзисторов 12-14 оказывается закрытым, Ввыбранном элементе все транзисторы15-17 оказываются закрытыми, а транзистор 12 - открытым, поскольку напряжение между затвором и истокомэтого транзистора равно питающемунапряжению. Транзисторы 13 и 14 выбранного элемента открываются поочередно: когда напряжение между затвором и истоком транзистора 13 достигает порогового напряжения этоготранзистора, то он открывается, итак далее до транзистора 14 включительно. Появление потенциала логической единицы на управляющем входе11 приволит к отпиранию транзисторов 20 и 23 и запиранию транзисторов19 и 22. В результате, происходит 75уменьшение потенциала на выходе элемента И-НЕ, что приводит к отпираниютранзисторов элементов 4 заряда. Отпирание транзистора элемента 4 заряда, соответствующего выбранномуэлементу ИЛИ-НЕ, приводит к повышению потенциала на выходе этого элемента и соответствующем выходе 10 дешифратора, при этом допустимо и непол.ное формирование уровня логической единицы на выходе выбранного элемента; уровень доформировывается после включения группы последовательно соединенных транзисторов 12-14. Отпирание транзисторов элементов 4 заряда, соответствующих невыбранным элементам ИЛИ-НЕ, приводит лишь к незначительному повышению потенциала на выходах элементов, поскольку выходы элементов оказываются подключенными к шине 6 нулевого потенциала через один или несколько открытых транэйсторов 15- 17. После того как инвертор 3 переключится, т.е. потенциал выхода инвертора достигнет порога переключения элемента И-НЕ 2, потенциал выхода элемента И-НЕ начинает повышаться, что приводит к эапиранию транзисторов элементов 4 заряда.Таким образом, в активном режиме на выходе выбранного элемента ИЛИ-НЕ дешифратора устанавливается уровень логической единицы, а на выходах невыбранных элементов - уровни логического нуляВведение элементов заряда, инвертора и двухвходового элемента И-НЕ позволило ускорить процесс формирования сигнала логической единицы на выходе дешифратора, т.е. повысить быстродействие дешифратора. В результате, как показало моделирование на ЭВМ, предложенный дешифратор обладает в 2-2,5 раза более высоким быстродействием по сравнению с прототипом.