Устройство дешифрации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(51) 5 С 11 С 8/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТНЕННЬЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР(56) Петросян О,А и др. Схемотехника БИСпостоянных запоминающих устройств -М,: Радио и связь, 1987, с. 74, рис, 2 3Алексенко А,Г., Шагурин И.И, Микросхемотехника, - М,: Радио и связь, 1982,с, 267, рис. 7. 16 и с. 142, рис, 323,801566408 А 1 2(54) УСТРОЙСТВО ДЕШИФРАЦИИ (57) Изобретение относится к вычислительной технике и может быть применено в различных типах запоминающих устройств (ОЗУ, ПЗУ, ППЗУ, РПЗУ) для построения устройств дешифрации Цель изобретения - повышение быстродействия устройства, Поставленная цель достигается тем, что устройство содержит коммутаторы 8 и элементы 7 разряда с соответствующими связями. Коммутаторы 8 подключают к входам 5, б устройства только один логический блок 1. В результате параэитная емкость входов 5, б уменьшается, Следовательно, уменьшается и время перезаряда этой емкости. 1 ил,Заказ 1225 Тираж 484 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Изобретение относится к вычислительной технике и может быть применено в различных типах запоминающих устройств (ОЗУ, ПЗУ, ППЗУ, РПЗУ) для построения устройств дешифрации.Цель изобретения - повышение быстродействия устройства.На чертеже представлена блок-схема устройства дешифрации.Устройство дешифрации содержит логические блоки 1, элементы И 2, прямые 3 и инверсные 4 адресные шины, прямые 5 и инверсные 6 входы второй группы устройства, элементы 7 разряда, коммутаторы 8 и дешифратор 9. При этом коммутаторы 8, элементы И 2, элемент 7, прямые 3 и инверсные 4 адресные шины представляют логический блок 1.Устройство работает следующим образом.При подаче адресных сигналов дешифратор 9 старших разрядов обрабатывает их, при этом на одном иэ выбранных выходов дешифратора 9 старших разрядов появляется высокий потенциал. При этом коммутаторы 8 осуществляют подключение прямых 3 и инверсных 4 адресных шин к прямым 5 и инверсным 6 входам внутри данного блока 1. Одновременно происходит отключение транзисторов разряда в элементе 7 разряда от выходов устройства в выбранном блоке 1,Выбранная адресная комбинация в виде высоких и низких потенциалов с входов 5 и 6 через блок коммутаторов 8, группу прямых 3 и инверсных 4 шин поступает на входы 5 элементов И 2, и на одном из их выходовпоявляется высокий потенциал. Очередная смена адресных сигналов вызывает обработку их по изложенному порядку в зависимости от кодовой ситуации адресных 10 сигналов на входе дешифратора 9 и входах5 и 6.Формула изобретения Устройство дешифрации, содержащеедешифратор, входы которого являются вхо дами первой группы устройства, логические блоки, каждый из которых состоит из элементов И, выходы которых являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия ус тройства, в каждый логический блок введены коммутаторы и элемент разряда, выходы которого соединены с выходами соответствующих элементов И, а вход соединен с входами выборки коммутаторов, 25 выходы которых соединены с соответствующими входами элементов И, соответствующие информационные входы коммутаторов всех логических блоков объединены и являются входами второй группы устройства, а 30 входы элементов разряда соединены с соответствующими выходами дешифратора,
СмотретьЗаявка
4404097, 04.04.1988
ПРЕДПРИЯТИЕ ПЯ Х-5737
ХОМЕНКО АНАТОЛИЙ ФЕДОРОВИЧ, ВЫСОЧИНА СВЕТЛАНА ВАСИЛЬЕВНА, СОЛОД АЛЕКСАНДР ГРИГОРЬЕВИЧ
МПК / Метки
МПК: G11C 8/10
Метки: дешифрации
Опубликовано: 23.05.1990
Код ссылки
<a href="https://patents.su/2-1566408-ustrojjstvo-deshifracii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство дешифрации</a>
Устройство контроля коммутатора
Номер патента: 1054904
Опубликовано: 15.11.1983
Авторы: Кайшаури, Русидзе, Чачанидзе
МПК: G01R 31/327
Метки: коммутатора
...которого попключен ко второй выхоцной шине и через элемент НЕ к информационному вхоау сцвигового регистра, выхоцыкоторого через элемент И соецинены с третьей выхоцной шиной, причем второй выхоп блока управления через генератор, соецинен со вхоцом распрецелителя, выхопыкоторого поцключены ко вхоцам пополнительного элемента ИЛИ, выхоп которогосоединен с запускающим вхоцом первогореле времени, а дополнительныйвхоцсо вторым выхопом блока самоконтроля,вхоц запуска которого поцключен к третьему выхоцу блока управления, кроме того,счетный вхоп триггера соецинен с выходом элемента ИЛИ-НЕ, второй вхоп которого попключен к выхоцу основного блока контроля,1На чертеже представлена функциональная схема устройства контроля коммутатораеУстройство...
Контролируемое устройство дешифрации
Номер патента: 1410034
Опубликовано: 15.07.1988
Авторы: Буянов, Мачулин, Пархоменко, Тафинцев
МПК: G06F 11/34
Метки: дешифрации, контролируемое
...образом.При приведении устройства в исходное состояние на вход 2 устройства 25подается сигнал, который устанавливает в нулевое состояние регистр 15 итриггер 14. Следовательно, открывается группа элементов И 8, которая про.пускает на группу 3 выходов устройства сигналы дешифратора 6,Б рабочем режиме на информационныйвход 1 устройства поступает двоичныйкод, в соответствии с которым возбуждается один вывод дешифратора 6. Таккак мультиплексор 1 1 также передаетсигнал на выход 4 устройства только свхода, соответствующего входному кодуна его адресных входах, то при правильной работе дешифратора 6 на выхо.де 4 устройства появляется сигнал,подтверждающий достоверность информации на группе 3 информационных выходов устройства,При неправильной...
Устройство дешифрации
Номер патента: 1587582
Опубликовано: 23.08.1990
Автор: Землянухин
МПК: G11C 8/10
Метки: дешифрации
...потенциал, а управлением по входам 32 и 34 третьей группы обеспечивается низкий потенциал, то ток первого коллектора первого токозадающего транзистора 7 замкнется в эмиттер первого транзистора 4 и обеспечивая падение потенциала на первом резисторе 5 говорит о наличии выборки по первому выходу 12 устройства. Токи же второго, третьего и четвертого коллекторов первого токозадающего транзистора 7 замкнутся на диоды 15, 16, 19 и 20, проходя к схемам управления по входам 31 - 34 третьей группы и не попадая к второй, третьей и четвертой группам 3 транзисторов 4. Это обеспечивается тем, что падение потенциала на прямосмещенном р-и переходе эмиттер - база первых транзисторов 4 превышает падение потенциала на прямосмещенном диоде Шоттки,...
Устройство поиска неисправных блоков и элементов
Номер патента: 1709351
Опубликовано: 30.01.1992
Авторы: Буинов, Ламбаева, Мухопад, Скибинский
МПК: G06F 11/14
Метки: блоков, неисправных, поиска, элементов
...и выход блока управления со входами первого блока элементов ИЛИ, а также соединения выхода первого блока элементов ИЛИ с входом регистра оценки и выхода регистраоценки с входами второгоблока элементов И и блока оценки кода исправности, соединения выхода регистра результата с входом блока контроля результата и выхода блока контроля с входами первого блока элементов И и блока управления, а также выхода блока управления с входом блока контроля результата, выхода второго счетчика с входом блока контроля результата. Все новые связи вместе с вновь введенными блоками обеспечивают расширение области применения устройства путем одновременного контроля разнородных типовых блоков вичислительной техники.На фиг.1 представлена структурная схема...
Устройство для контроля и диагностики логических блоков
Номер патента: 1295401
Опубликовано: 07.03.1987
Авторы: Дерендяев, Кибзун, Лисицин, Лучкин, Обухов
МПК: G06F 11/26
Метки: блоков, диагностики, логических
...устройства, предназначенного для контроля блоков, содержащих два. вида структур, каждая из которых имеет два уровня логических сигналов; на фиг.5 - регистровый блок и его связи с коммутатором, сумматором и другими блокамивУстройство для контроля и диагностики логических блоков содержит блок 1 задания программа контроля, коммутатор 2, блок 3 сопряжения, блок 4 управления, блок 5 дешифрации команд, регистровый блок 6, сумматор 7, блок 8 памяти тестов, блок 9 памяти результата, блок 10 памяти входов-выходов, блок 11 компараторов, дешифратор 2, блок 13 коммутации, блок 14 задания опорных напряжений, блок 15 задания нагрузок, дешифратор 16 результата, блок 17 памяти маски, блок 18 памяти состояний, блок 19 памяти структуры, блок 20...
Предыдущий патент: Узел резки провода для устройства прошивки ферритовых сердечников
Следующий патент: Устройство управления для доменной памяти
Случайный патент: Вибробункер