Номер патента: 1399817

Авторы: Королев, Фастов

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1399 1 191 11/40, 8 15 О 4 С ПИСАНИЕ ИЗОБРЕТЕНИЯ БЛ 1в У вированием. ель иэ ретения - расши ния эа счет исров в схемах па м. Поставленная оролев чет введения вк элемента памяе дешифратораествить постоформирователеых связаны со янй я к вычислиыть испольти с резерктными считываться и пителя. 2 ил. ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТ(56) Патент США Мф 436531кл. 365-200, опублик. 19Патент США В 4130889,кл, 365-96, опублик, 197(57) Изобретение относиттельной технике и можетэовано в микросхемах памя рение области примен пользования дещифрат мяти с реэервировани цель достигается за каждый логический бл ти (ЭП), Использован в ППЗУ позволяет осу ную блокировку части выборки, выходы котор строками или разряда ЭП. Информация будет резервных частей нак30 Перед началом эксплуатации микро" схемы памяти с резервированием необходимо произвести программирование де шифратора при повышенном напряжении питания. Для этого на входе 6 устанавливается напряжение, близкое к напряжению питания, которое через плавкую перемычку 14 элемента 3 поступает на вход 7 элемента И(фиг, 2)В результате диод 10 закрывается и не влияет на дальнейшую работу дешифратора в режиме программирования. На адресные входы 4 пооче редно подаются адреса исправленных строк основного накопителя микросхемы памяти. При поступлении такого адреса катоды всех диодов 1 О одного Изобретение относится к вычислительной технике и может быть использовано в микросхемах памяти с резервированием.5Пель изобретения - расширение области применения за счет возможностииспользования дешифратора в схемахпамяти с резервированием.На фиг.представлена блок-схемапредлагаемого дешифратора; на фиг. 2 вариант его схемотехнической реализации,Дешифратор содержит элементы И 1,формирователи 2 выборки, элементы 3 5памяти, входы элементов И 1 являютсяадресными входами 4 дешифратора, авыходы формирователей 2 - выходами5 дешифратора. Входы программирования всех элементов 3 памяти объедииены и являются входом 6 управлениярежима дешифратора, выход элемента 3памяти соединен с одним из входов7 элемента И 1. Элемент И 1, формирователь 2 выборки и элемент 3 памяти образуют логические блоки 8, колкичество которых И = 2 , где п - разрядность дешифрируемого адреса, таккак на адресные входы 4 поступаетпрямой и инверсный код адреса.Элемент И (фиг. 2) состоит изограничительного резистора 9, одинвывод кбторого подключен к источнику питания, а другой - к анодам диодов 1 О, диодов 11; формирователь 2выборки выполнен на тиристоре 12;элемент 3 памяти состоит из транзистора 13, плавкой перемычки 14, транзистора 15, стабилизатора 16.Дешифратор работает следующим образом. иэ элементов И 1 оказываются под высоким потенциалом. Высокий потенциал с резистора 9 поступает на вход формирователя 2, выполненного на тиристоре 12, который включается и поднимает напряжение на базе транзистора 15 элемента 3 памяти. Затем на вход 6 подается высокое программирующее напряжение, при котором открывается стабилитрон 16 и транзистор 13. Транзистор 15 открывается, и его коллекторный ток осуществляет пережигание перемычки 14.Во всех остальных блоках 8 хотя бы на одном из входов 4 сказывается низкий потенциал, поэтому в них транзисторы 15 остаются закрытыми, Таким образом, после проведения программирования во всех блоках 8, соответствующих исправленным строкам, плавкие перемычки 4 будут пережжены, а микросхема готова к работе.В рабочем режиме на вход 6 подается низкое напряжение. При этомтранзисторы 13 и 15 всегда закрытыи не оказывают влияния на работу дешифратора. Низкое напряжение с входа6 через плавкие перемычки 14, которыеостались в наличии только в блоках 8,соответствующих неисправным строкамнакопителя, поступает на катоды диодов 10, Эти диоды открываются, навыходах элементов 1 устанавливаетсянизкое напряжение независимо от того,какой код имеется на их адресных входах 4, Тиристоры 12 выключены, а навыходах 5, соответствующих неисправным строкам, установлено постоянноенизкое напряжение невыборки,В блоках 8, соответствующих исправным строкам, вход 7 находится подплавающим потенциалом (перемычка 14пережжена, транзистор 15 закрыт), который не оказывает влияния на работудешифратора, Для устранения влиянияемкостных связей вход 7 можно подключить через резистор большого номиналак шине питания.Элемент И 1 и формирователь 2 вы" борки исправной строки в рабочем режиме работают так же,как и в режиме программирования,но при нормальном напряжении питания. Высокое напряжение на выходе 5 означает выборку данной строки.Формула изобретенияДешифратор, содержащий логические блоки, каждый из которых состоит из элемента И и формирователя выборки, выход которого является выходом дешифратора, а вход соединен с выходом элемента И, входы которого являются адресными входами дешифратора, о т л и ч а ю щ и й с я тем, что, с це лью расширения области применения за счет возможности использования дешифратора в схемах памяти с резервированием, каждый из логических блоковсодержит элемент памяти, вход выборки которого соединен с выходом соответствующего формирователя выборки,выход элемента памяти соединен с одним из входов соответствующего элемента И, а входы программированияэлементов памяти объединены и являются входом управления режима дешифратора,Л,М А;4 Лл Составитель Л. АмусьеваТехред М.ХоданичС Корректор А. Тяско Редактор В. Ковтун Заказ 2671/52 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035 у Москва, Ж, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Смотреть

Заявка

4154427, 01.12.1986

ПРЕДПРИЯТИЕ ПЯ В-2892

ФАСТОВ СЕРГЕЙ АНАТОЛЬЕВИЧ, КОРОЛЕВ СЕРГЕЙ АНАТОЛЬЕВИЧ

МПК / Метки

МПК: G11C 11/40, G11C 8/10

Метки: дешифратор

Опубликовано: 30.05.1988

Код ссылки

<a href="https://patents.su/4-1399817-deshifrator.html" target="_blank" rel="follow" title="База патентов СССР">Дешифратор</a>

Похожие патенты