Цифровой интегратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(46) 30,01.93. Бюл, М. 4 (71) Муромский филиал Вл итехнического института (72) В.В,Чекушкин, Б, В.Амо (56) Чекушкин В, В. Анализ го интегратора с парал сом, Известия вузов. - П 1989, т. ХХХИ, М 10.Авторское свидетельс К. 525945, кл, 6 06 Е.5/02 адимирского пол ов и С,В,Чекушкин ошибок цифровоельным перено- риборостроение тво СССР, 1976,ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Изобретение относится к области вычислительной техники и может быть использовано в устройствах вывода электронных вычислительных машин и телеметрических устройствах.Целью изобретения является повышение точности интегрирования за счет обеспечения ввода кода начальной загрузки для уменьшения среднего значения и максимального значения ошибок,На фиг. 1 изображена функциональная схема устройства; на фиг, 2 - функциональная схема накапливающего сумматора; на фиг. 3 - эпюры временных диаграмм, пояс-, няющие его работу.Цифровой интегратор содержит первый и второй генераторы тактовых импульсов 9 и 1, первый, второй и третий элементы И 10, 2 и 6, первый и второй счетчики 4 и 3, элемент ИЛИ 12, дешифратор 5, накапливающий сумматор 7, вход задания признака того, что масштабирующий коэффициент больше единицы 11, выходы результата интегрирования 13, входы интегрируемого(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах ввода-вывода микроЭВМ и телеметрических устройствах. Цель изобретения - повышение точности интегрирования. Цель достигается тем; что цифровой интеграл содержит первый и второй генераторы тактовых импульсов, с первого по третий элементы И, элемент ИЛИ, первый и второй счетчики, накапливающий сумматор и дешифратор. 3 ил. значения 8, входы ма ющего козфМфициента 14, входы у в ноль и в С:единицу 15,Первый генератор тактовых импульсов9 предназначен для преобразования входной последовательности импульсов в две эпоследовательности (серии), сдвинутых одна относительно другой приблизительно наполовину периода следования импульсов,Цифровой интегратор работает следующим образом.Второй генератор тактовых импульсов 1ааимЪвырабатывает последовательность импульсов, которая не проходит через второй элемент ч 1 2 до тех пор, пока еторои счетчик 3 ,),находится в нулевом состоянии. После записи по входам интегрируемого значения 8 вовторой счетчик 3 преобразуемого числа дешифратор 5 открывает второй элемент И 2,и последовательность импульсов со второговыхода первого генератора тактовых импульсов 9 поступает одновременно во второй счетчик 3, работающий на вычитание, ив первый счетчик 4, работающий на сложе1791816 Если К 1, то перед началом пересчета на вход признака масштабного коэффициента 11 подают сигнал "1", разрешающий дополнительно прохождение импульсов с 50 МСт, и)= --3 3+и 2 лпервого выхода первого генератора такто 22 вых импульсов в первый счетчик 4. В остальу ном схема работает так же, как и при К 1,55 Введение входов начальной установки вПоскольку в процессе работы остаток в ноль и в единицу позволяет уменьшить накапливающем сумматоре 7 всегда мень- среднее значениеошибки практическидо 0, ше 1, то в результате интегрирования в пер- а максимальное значение - на 25%, вом счетчике 4 будет зафиксировано число Пример конкретного выполнения накапливающего сумматора 7, Накапливаюние импульсов, При этом во второй счетчик 3 импульсы поступают непосредственно, а в первый счетчик 4 - через третий элемент И 6 при совпадении с импульсами переноса накапливающего сумматора 7, В момент равенства счетных импульсов двоичному числу, записанному ранее во второй счетчик 3, дешифратор 5 закрывает второй элемент И 2, При этом во втором счетчике 4 фиксируется выходное число, например, в двоична-десятичном коде, умноженное на масштабирующий коэффициент 1(, код которого устанавливается на входах 14 и 11,Например, при К=5/32 перед преобразованием на вход признака масштабного коэффициента подается сигнал "0" (так как К 1), а на входы масштабирующего коэффициента цифрового интегратора 14 - код дробной части числа К, т,е, 0,00101,Число К будет добавляться в накапливающий сумматор 7 при поступлении на его вход синхронизации каждого импульса со второго выхода первого генератора тактовых импульсов 9, При этом число импульсов переполнения накапливающего сумматора 7, а следовательно, и число счетных импульсов на выходе третьего элемента И 6 будет пропорционально К.Временная диаграмма работы устройства приведена на фиг, 3 Эпюра О 1 изображает импульсы на входе синхронизации накапливающего сумматора 7 и в счетном входе второго счетчика 3. Эпюры О 2 и Оз - соответственно импульсы на выходе третьего элемента И 6, погрешность преобразования при К - -5/32 и начальном состоянии сумматора 00000. Значение погрешности по оси ординат откладывается в долях единицы младшего разряда выходного кода, Значение ошибки определяется по отношению к идеальному алгоритму интегрирования. На эпюре Оз горизонтальной линией показано также значение математического ожидания при числе разрядов накапливающего сумматора п=-5, В общем случае значение математического ожидания, относимое ко всем комбинациям значений коэффициента (, определяется выражением 5 10 15 20 25 30 35 40 45 с погрешностью, не превышающей единицы младшего разряда выходного кода. При нулевом начальном состоянии накапливающего сумматора 7 (эпюра Оз) указанная погрешность всегда отрицательна, и ее максимальное абсолютное значение равно-и 31смаке=1 2, Для л=5, гумакс = - (код в на 32капливающем сумматоре 7 11111).При произвольном начальном состоянии накапливающего сумматора 7 погрешность в общем случае будет разнополярной, и ее максимальное абсолютное значение тока может быть близко к единице, а среднее значение ошибки не скомпенсировано, Поэтому в предложенном цифровом интеграторе перед началом пересчета по входам установки в единицу и в ноль 15 в накапливающий сумматор 7 заносят код 10111, т,е, триггеры Н-го разряда и разрядов с первого по (Н)-й накапливающего сумматора 7 устанавливаются в единицу, а (Н)-го разряда - в ноль, Тогда при пересчете независимо от величины К первый и все последующие импульсы переноса с выхода накапливающего сумматора 7 будут появляться раньше по отношению к импульсам переноса накапливающего сумматора 7 при его начальном нулевом состоянии, вследствие чего средняя ошибка будет практически скомпенсирована. На эпюрах О и Ои приведены соответственно импульсы на вьходе третьего элемента И 6 и погрешность преобразования при К=5/32 и начальной установке накапливающего сумматора 7 в состояние 10111. На эяюре ОБ горизонтальной линией показано также значение математического ожидания ошибки после его компенсации,1т.е, М=, - .32Уменьшение среднего значения ошибки интегратора производится более чем в 10 раз. Контур изменения максимальной ошибки остается прежним, но смещается. Максимальная ошибка уменьшается не менее чемна 25%,щий сумматор 7 имеет следующие входы ивыходы (фиг. 2):Вх, 1 - вход синхронизации;Вх. 3 - информационные входы накапливающего сумматора 7, эти входы соответствуют входам масштабирую щегокоэффициента К 14,Вх, 2 - входы установки в нуль и в единицу 15;Вых. - выход соответствует выходу переноса накапливающего сумматора 7,Накапливающий сумматор 7 включаетгруппу вентильных элементов И, управляемых с информационных входов и с входасинхронизации. Таким образом осуществляется формирование числа с информационных входов на первых входах сумматораво время действия импульсов синхронизации. На вторые входы сумматора подаетсячисловой код с выходов регистра кода, выполненного на О-триггерах, Сформированная на выходах сумматора сумма чиселпоступает на информационные входы Отриггеров, Перепись информации в О-триггеры осуществляется задержаннымимпульсом с элемента задержки для устранения "гонки фронтов", Импульс переполнения сумматора является выходнымимпульсом переноса накапливающего сумматора 7.О-триггеры имеют входы установки в"1" - 5 и установки в "0" - К, Перед началомработы по входам начальной установки врегистре, а следовательно, и в накапливающем сумматоре 7 устанавливается значениекода 101.1,О-триггеры выполнены, например, наО-триггерах 564 ТМ 2, сумматор выполнен намикросхемах четырехраэрядн ых сумматоров 564 ИМ 1 по типовой схеме включения.Накапливающий сумматор 7 работаетследующим образом. Со Вх. 2 задается. кодначальной установки, обеспечивающийкомпенсацию средней ошибки. На Вх. 3 подается двоичный код коэффициента К, после чего на Вх. 1 (синхронизации) подаютсясчетные импульсы. При каждом переполнении накапливающего сумматора 7 выдаетсяимпульс переноса,Введение входов установки в ноль и вединицу цифрового интегратора позволяетпрактически полностью скомпенсироватьсреднее значение ошибки и уменьшить неменее чем на 25; максимальное значениеошибки. Использование предложенного цифрового интегратора в устройствах вывода ЭВМ и в измерительных устройствах позволит без увеличения аппаратурных затрат 5 снизить суммарную погрешность подобныхустройств. Формула изобретения Цифровой интегратор, содержащий 10 первый и второй генераторы тактовых импульсов, с первого по третий элементы И, элемент ИЛИ, первый и второй счетчики, накапливающий сумматор и дешифратор, причем вход признака того, что масштаби рующий коэффициент больше единицы цифрового интегратора, подключен к первому входу первого элемента И, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к счетному входу 20 первого счетчика, информационные выходыкоторого подключены соответственно к выходам результата интегрирования цифрового интегратора, входы интегрируемого значения которого подключены соответст венно к информационным входам второгосчетчика, информационные выходы которого подключены соответственно к информационным входам дешифратора, выход которого подключен к первому входу второ го элемента И, выход которого подключен квходу запуска первого генератора тактовых импульсов, первый выход которого подключен к второму входу первого элемента И, входы масштабирующего коэффициента 35 цифрового интегратора подключены соответственно к информационным входам разрядов накапливающего сумматора, выход переноса которого подключен к первому входу третьего элемента И, выход которого 40. подключен к второму входу элемента ИЛИ,выход второго генератора тактовых импульсов подключен к второму входу второго элемента И, второй выход первого генератора тактовых импульсов подключен к входу син хронизации накапливающего сумматора, ксчетному входу второго счетчика и к второму входу третьего элемента И, о т л и ч а ю щ ее с я тем, что, с целью повышения точности интегрирования, вход установки в "0" цифро вого интегратора подключен к входу установки в "0" (Н)-го разряда накапливающего сумматора, вход установки в" 1" цифрового интегратора подключен к входам установки в "1" Н-го разряда и разрядов с первого по 55 (Н) накапливающего сумматора, 17918161791016 Составитель В.ЧекушкинТехред М,Моргентал Коррек едактор Кравцова м при ГК Производственно-издательский комбинат "Патент", г. У ул,Гагарина, 10 каз 152 Тираж ВНИИПИ Государственного комитета по изобретени 113035, Москва, Ж, Раушская
СмотретьЗаявка
4848264, 11.05.1990
МУРОМСКИЙ ФИЛИАЛ ВЛАДИМИРСКОГО ПОЛИТЕХНИЧЕСКОГО ИНСТИТУТА
ЧЕКУШКИН ВСЕВОЛОД ВИКТОРОВИЧ, АМОСОВ БОРИС ВАСИЛЬЕВИЧ, ЧЕКУШКИН СЕРГЕЙ ВСЕВОЛОДОВИЧ
МПК / Метки
МПК: G06F 7/64
Метки: интегратор, цифровой
Опубликовано: 30.01.1993
Код ссылки
<a href="https://patents.su/5-1791816-cifrovojj-integrator.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой интегратор</a>
Предыдущий патент: Устройство для сравнения двух нечетких величин
Следующий патент: Устройство микропрограммного управления
Случайный патент: Герметичный кислотный аккумулятор