Цифровой интегратор

(51)5 0 06 Р 7 Е ИЗОБ ПИСА И Т ер 12 - 1, элемент 17, блок ративной ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1465954, кл. 6 06 6 726, 1986.Цифровые системы фазовой синхронзации. Под ред.М.И.Жодзишского, М.: Светское радио, 1980, с.40;(54) ЦИФРОВОЙ ИНТЕГРАТОР Изобретение относится к вычислительной технике и может быть использовано для интегрирования сигналов, заданных цифровым кодом при нечетких границах.,интегрирования.Известен интегратор, содержащий элементы задержки, усилители и сумматор.Недостатком устройства являются относительно низкие функциональные возможности.Наиболее близким по технической сущности к предлагаемому является цифровой интегратор, содержащий формирователь временных меток в составе ГТИ и формирователя импульсов, а также интегрирующий блок,Недостатком устройства являются относительно. низкие функциональные возможности, поскольку оно не позволяет осуществлять интегрирование при нечетко заданных моментах начала и конца интегрирования.Цель изобретения - расширение области применения за счет осуществления интегрирования при нечетко заданных моментах начала и конца интегрирования.(57) Изобретение относится к вычислительной технике, например к цифровым интеграторам и может быть использовано для интегрирования сигналов, заданных цифровым кодом, Цель изобретения - расширение области применения путем обеспечения интегрирования при нечетких пределах - достигается путем введения двух блоков цифрового интегрирования, интегрального сумматора и Формирователя функции принадлежности. 6 ил,На фиг, 1 представлена электрическаясхема цифрового интегратора; на фиг. 2 -первый блок цифрового интегрирования; нафиг. 3 - интегральный сумматор; на фиг. 4 -блок цифрового интегрирования; на фиг. 5 -формирователь функции принадлежности;на фиг, 6- временная диаграмма, поясняющая их работу.Цифровой интегратор (фиг.1) содержитпоследовательно соединенные интегрирующий блок 1, интегральный сумматор 2. Формирователь 3 функции принадлежности,блоки 4 цифрового интегрирования., блок 5цифрового интегрирования, а также формирователь 6 импульсов, содержащий после довательно соединенные ГТИ 7, счетчик 8 идешифратор 9 импульсов., При этом блок 1содержит последовательно соединенныетриггер 10, ключ 11 и сумматор-накопитель12,Блок 4 (фиг.2) содержит триг ключ 13, сумматор-накопитель 14 ИЛИ 15, счетчик 16, элемент ИЛИ 18 постоянной памяти, блок 19 опе памяти, 1709309Интегральный сумматор 2 (фиг.З) содержит сумматор 20, блок 21 оперативной памяти, триггер 22, ключ 23.Блок 5(фиг,4) содержит триггер 24, ключ25, сумматор;накопитель 26, элемент ИЛИ 527, счетчик 28, элемент ИЛИ 29, блок 30постоянной памяти, блок 31 оперативнойпамяти,Формирователь 3 функции принадлежности (фиг,5) содержит триггер 32, ключ ЗЗ, 10генератор 34 пачек импульсов, сумматор 35,блок 36 оперативной памяти, регистр 37,блок 38 выбора минимального сигнала, регистр 39, блок 40 выбора максимальногосигнала, элемент 41 задержки, инвертор 42. 15Формирователи 39 и 40 выполнены ввиде двух ключей, вход каждого из которыхобъединен с соответствующим входом блока сравнения, первый и второй выходы которого соединены с управляющим входом 20соответствующего. ключа, выходы соединены с входами блока элементов ИЛИ, Остальнье блоки являются стандартными блокамивычислительной техники,Цифровой интегратор работает следующим образом,В целом устройство решает следующуюзадачу,Функция 1 интегрируется в заданномвременном интервале, границы которого 30заданы нечеткой величиной (фиг.б). Приэтом используется представление функций.принадлежности нижнего Тн и верхнего Твпределов интегрирования (начального и конечного моментов интегрирования) в виде 35симметричных линейных функций принадлежности.типа примерного равенства н(В) ( тн ( в ) = макс0,1 -бн (в где тн, тв - наиболее ожидаемое зна начального и конечного моментов ин рова ния; Он, Ов- параметры размаха, хара зующие разброс моментов начала и интегрирования возле наиболее ожид значений. Поскольку верхний и нижний пр интегрирования являются нечетки значение интегралачениетегри териконца емых еделы и, то твается нечетки ющей функци является нечетким и опимножеством с соответстпринадлежности Поэтому в результате интегрирования в предлагаемом .устройстве формируется функция принадлежности р( (3 ) которая и характеризует итог интегрирования;Формирование функции принадлежности осуществляется следующим образом,Работа цифрового интегратора начинается с запуска ГТИ 7 формирователя 6, который заполняет счетчик 8, В результате на выходе дешифратора 9 импульсов последовательно формируются короткие импульсы в моменты ьн, танк, Ьн, ъ. (фиг,б) и так+оТ, тмакс = (твк, твн+ Л Тн ), 1 макс+ ЬТв.В начальном состоянии все триггеры, счетчики, блоки оперативной памяти и сумматоры-накопители находятся в нулевом состоянии. По импульсу в момент тн триггер 12 переводится в единичное состояние. Поэтому через люч 13 на управляющий вход сумматора-накопителя 14 поступают импульсы ГТИ 7, В результате в сумматоре-накопителе 14 формируется текущее, значение интегратора с момента тнн. Одновременно с этим импульсы с выхода ключа 13 через первый элемент ИЛИ 15 поступают на вход счетчика и по формируемым им адресам в блоке 19 оперативной памяти записывается текущее значение интеграла 11, поскольку сигналом "1" с выхода триггера 12 блок 19 переходит в состояние записи,В момент танк импульс с выхода блока б переводит триггер 12 в нулевое состояние и интегрирование в интегрирующем блоке 4 прекращается.Одновременно с этим импульс в момент Ьк с выхода блока 6 переводит к единичное состояние триггер 10, в результате чего импульсы ГТИ 7 через ключ 11 поступают на управляющий вход сумматора-накопителя .12, в котором накапливается значение интеграла на интервале тнк, твн (фиг.б). В момент 1 ви триггер 10 переходит в нулевое состояние и интегрирование прекращается, В результате в сумматоре-накопителе 12 сформировано значение интеграла 2 на интервале нк, твн,Далее по импульсу в момент твн переводится в единичное состояние триггер 24. который открывает ключ 25. Через последний импульсы ГТИ 7 поступают на управляющий вход сумматора-накопителя 26, в котором накапливается значение интеграла На ИНТЕРВаЛЕ 1 вн, 1 вк,. ПРИ ЭТОМ ИМПУЛЬСЫ ГТИ 7 с выхода ключа 25 через элемент ИЛИ 27 поступают на вход счетчика 28, который формирует адресные сигналы для блока 31 оперативной памяти, Последний единичным сигналом с выхода триггера 24 перево- жка, переходит в режим записи, Поэтому вдитсяв режим записи. В результате в блоке ячейку 36 по текущему адресу записано мак 31 записываются текущие значения интег- симальное значение между записанным рарала 1 з на интервале свн, Ь, По импульсу в нее по этому же адресу значением функциимомент Ьк триггер 24 переводится в нуле принадлежности и минимальным из двух тевое состояние и интегрирование прекраща- кущих значений функции принадлежности.ется. Таким образом, в блоке 36 оперативнойПо, этому же импульсу переводится в памяти за время ЬТВ момента Ъкс записаединичное состояние триггер 22. В резуль- ны значения функции принадлежности потате в сумматоре 20 складываются значение 10 известному правилусигнала с выхода сумматора-накопителя 12с дискретными значениями (текущими зна- д (1) =макс мин (инз (112 ),дз (з) ),чениями интеграла), хранящимися в блоке19 оперативной памяти. Для этого импульсы 112 т 121 = 112+13с выхода ключа 23 поступают на входы первого элемента ИЛИ 15 и формируют теку- используемому в теории нечетких мно-,щие адресные сигналы в счетчике 16, жеств,который предварительно обнуляется им- По импульсу в момент смаке+ ЬТв тригпульсов в момент 1, поступающим на вход гер 32 переводится в нулевое состояние иэлемента ИЛИ 17; 20 ГТИ 7 останавливается,В результате дискретные значения Таким образом, благодаря введениюсуммтекущие значения интеграла 112=11+ дополнительных блоков и связей сущест 12) записываются в блоке 21 оперативной венно расширяются функциональные возпамяти. По импульсу в момент ьк+ ЛТн можности, поскольку устройство позволяеттриггер 22 переводится внулевоесостояние 25 йроводить интегрирование начала и концаи запись прекращается. интегрирования.По импульсу в момент Формула изобретенияЦифровой интегратор, содержащийтрдзс = макс(Ь, Ь+ ЛТ,) формирователь импульсов, выполненный30 на генераторе тактовых импульсов и дешифпереводится в единичное состояние триггер раторе, первый блок цифрового интегриро-. 32 и обнуляются счетчики 16 и 28. В резуль- вания, информационный вход котороготате через ключ 33 проходят импульсы ГТИ соединен с информационным входом циф 7, которые через элементИЛИ 27 поступают рового интегратора, о т л и ч а ю щ и й с яна информационный вход счетчика 28. 35 тем, что, с целью расширения области приВ счетчике 28 по каждому импульсу по- менения за счет осуществления интегрироследовательно формируются адреса для вания при нечетко заданных моментахблоков 30 и 31. Кроме того, по каждому начала и конца интегрирования, в него ввеимпульсу ГТИ 7 на выходе ключа 33 генера- ден второй и третий блоки цифрового интегтор 34 вырабатывает пачку импульсов, кото рированияч формирователь принадлежносрая соответствует всем временным меткам ти, интегральный сумматор, а в формирователь импульсов введен счетчик, вход котороКаждый из этих импульсов черезэле- го соединен с выходом генератора тактовыхмент ИЛИ 15 изменяет состояние счетчика импульсоз, а выход - с входом дешифрато 16 и после малой задержки в элементе 41 45 ра, информационные входы второго и третьзадержки в регистре 37 будет записано те- его блоков цифрового интегрированиякущее значенйер 1 (1) которое присутствует в подключены к информационному входу.блоке 36 оперативной памяти по адресу, цифрового интегратора, информационныйсформированному в сумматоре 35. По этим выход второго блока цифрового интегрироже импульсам в регистр 38 записано мини вания соединен с первым информационныммальное знаЧение из текущих .значений входом интегрального сумматора, второй идвух функций принадлежности, считывае- третий информационные входы которогомых по текущим адресам из блоков 18 и 30. подключены соответственно к первому иЗапись в первый и второй регистры 38 и 37 . второму информационным выходам первопроизводится по переднему фронту импуль го блока цифрового интегрирования, третийса. информационный выход которого соединенПосле этого блок 36 благодаря инверто- с первым информационным входом формиру 42, на выходе которого для устойчивой рователя функции принадлежности, второй,работы может быть включена малая задер- третий и четвертый информационные входысоединен-с первым входом первого элемента ИЛИ и с управляющим входом сумматора-накопителя, информационный вход которого является информационным входом первого блока цифрового интегрирова ния, а выход соединен с информационным входом блока оперативной памяти, вход записи-считывания которого соединен с управляющим входом ключа и выходом триггера, первый и второй входы которого 50 являются, соответственно входами запуска и Останова первого блока цифрового интегрирования, второй и третий входы первого элемента ИЛИ - соответственно первым и вторым тактовыми входами первого блока 55 цифрового интегрирования, а выход первого элемента ИЛИ соединен со счетным входом счетчика, вход сброса которого соединен с выходом второго элемента ИЛИ, первый, второй и третий входы которого явкоторого соединены соответственно с яервым и вторым информационными выходами третьего блока цифрового интегрирования и с информационным выходом интегрального сумматора, причем выход генератора тактовых импульсов формирователя импульсов подключен к входам задания опорной частоты блоков цифрового интегрирования, интегрального сумматора и формирователяфункции принадлежности, входы запускаблоков цифрового интегрирования и интегрального сумматора соединены соответственно с первым - четвертым выходами дешифратора соответственно. а входы оста- нова - соответственно с вторым-пятым и седьмым выходами дешифратора, первый, второй и третий управляющие входы первого блока цифрового интегрирования подключены соответственно к четвертому,пятому выходам дешифратора и к первомутактовому выходу формирователя функции принадлежности, а первый и второй тактовые входы первого блока цифрового интегрирования - соответственно к тактовому выходу интегрального сумматора и к второму тактовому выходу формирователя функции принадлежности, управляющий вход третьего блока цифрового интегрирования соединен с шестым выходом дешифратора, тактовый вход - с тактовым выходом формирооателя функции принадлежности, вход останова которого соединен с входом оста- нова генератора тактовых импульсов, причем пеовый блок цифрового интегрирования сода,;жит сумматор-накопитель, счетчик, блок постоянной памяти, блок оперативной памяти, первый и второй элементы ИЛИ, триггер и ключ, вход которого является входом задания опорной частотыблока цифровогО интегрирования, а выход 10152025303540 ляются соответственно с первого по третий управляющими входами первого блока цифрового интегрирования, выход счетчика соединен с вторым информационным выходом первого блока цифрового интегрирования и с адресными входами блока постоянной памяти и блока оперативной памяти; выходы которых являются соответственно третьим и первым информационными выходами первого блока цифрового интегрирования, третий блок цифрового интегрирования содержит сумматор-накопитель, счетчик, блок постоянной памяти, блок оперативной памяти, первый и второй элементы ИЛИ, ключ и триггер, вход сумматора - накопителя является информационным входом третьего блока цифрового интегри-, рования, выход сумматора-накопителя соединен с информационным входом блока оперативной памяти, выход счетчика подключен к адг есным входам блока постоянной памяти и блока оперативной памяти, выходы которых являются соответственно первым и вторым информационными выходами третьего блока цифрового интегрирования, вход сброса счетчика соединен с выходом первого элемента ИЛИ, вход которого является управляющим входом третьего блока цифрового интегрирования, а счетный вход счетчика подключен к выходу второго элемента ИЛИ, первый вход которого является первым тактовым входом третьего блока цифрового интегрирования, управляющий вход сумматора-накопителя через ключ подключен к входу задания опорной частоты третьего блока цифрового интегрирования, а управляющий вход ключа соединен с входом записи-считывания блока оперативной памяти и с выходом триггера, первый и второй входы которого являются соответственно входами запуска и останова третьего бло,:.а цифрового интегриров".,1 ия, формирователь функции принадле ности содержит сумматор, выход которого соединен с адресным входом блока опсративйой-памяти, а первый и второй ходы сумматора являются соответственно третьим и четвертым информационными входами формирователя функции принадлежности, выход блока оперативной памяти через первый регистр соединен с первым входом блока выбора максимального сигнала, выход которого соединен с информационным входом блока оперативной памяти, первый и второй информационные входы формирователя функции принадлежности соединены соответственно с первым и вторым входами блока выбора минимального сигнала, выход которого через второй регистр подключен к блоку выбора максималь10 1709309 8 08 ного сигнала, генератор импульсов, вход пуска которого через ключ подключен к входу задания опорной частоты формирователя функции принадлежности, триггер; первый и второй входы которого, подключены соответственно к входам запуска, останова формирователя функции принадлежности, а выход триггера подключен к управляющему входу ключа, выход генератора импульсов через элемент задержки соединен с входами записи-считывания первого и второго регистров и через инвертор - с входом записи-считывания блока оперативной памяти и с вторым тактовым выходом формирователя функции принадлежности; первый тактовый выход. которого соединен с выходом ключа, интегральный сумматор содер-, жит сумматор, блок оперативной памяти,триггер и ключ, первый и второй входы"сумматора являются соответственно первым и вторым информационными входами интегрального сумматора, выход сумматора сое динен с информационным входом блокаоперативной памяти, выход которого является информационным выходом интегрального сумматора, а вход записи-считывания . соединен с выходом триггера и управляю щим входом ключа, выход которого являетсятактовым выходом интегрального сумматора, а информационный вход - входом задания опорной частоты, первый и второй входы трипера - соответственно входами 15 запуска и останова интегралвного сумматора, третий информационный. вход которого соединен с адресным входом блока. оперативной памяти.1709309 От 30 Ощ 2/ бв в вовк Составитель Л,СнимщиковаРедактор И,Касарда Техред М. Моргентал Корректор М.Кучервая Производственно-издательский комбинат "Патент", г. Ужгор агарина, 101 Заказ 12 б ВНИИПИ Госуд Тираж Подписноетвенного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5