Устройство для решения интегрального уравнения измерительного преобразователя скорости потока

(55 6 06 Р 7/64,ТЕНИвевй ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР САНИЕ ИЗ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ташкентский политехнический институт им, А.Р. Бируни и Институт проблем моделирования в энергетике АН УССР(56) Авторское свидетельство СССР В 1446619, кл. 6 06 Г 7/64, 1987.Авторское свидетельство СССР М 1099755, кл. 6 06 Р 15/32, 1982.(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ИНТЕГРАЛЬНОГО УРАВНЕНИЯ ИЗМЕРИТЕЛЬНОГО ПРЕОБРАЗОВАТЕЛЯ СКОРОСТИ ПОТОКА(57) Изобретение относится к вычислительной технике и предназначено для использования в качестве специализированного вычислительного устройства. Цель изобретения - повышение точности и быстродействия. Устройство содержит регистр 1, блок 2 деления, регистр 3, блок 4 деления, группу элементов НЕ 5, комбинационный сумматор 6, умножитель 7, аналого-цифровой преобразователь 8, элемент ИЛИ 9, элемент И 10, регистр 11, группу элементов И 12, элемент НЕ 13.группу элементов И 14,регистр 15,умножитель 16, группу элементов НЕ 17, функциональный преобразователь 18, умножитель 19, регистр 20, накопительный сумматор 21, блок 22 сравнения, группу элементов НЕ 23, регистр 24, блок 25 сравнения, группы элементов И 26 - 28, умножитель 29, группу элементов НЕ 30, функциональный преобразователь 31, умножитель 32, группу элементов ИЛИ 33, группу элементов НЕ 34, группу элементов И 35, блок 36 деления, группу элементов НЕ 37, комбинационный сумматор 38, группы элементов И 39 - 41, умножитель 42, функциональный преобразователь 43, группу элементов ИЛИ 44, умно- житель 45, накопительный сумматор 46, умножитель 47, комбинационный сумматор Я 48, блок 49 деления и блок 62 синхронизации,2 ил,Рассмотрим (-й цикл работы устройства.Перед началом работы значения коэффициентов (, го и Со заносятся соответственно в.(первый 1, второй 3 и третий 11 регистры, азначения шага Ь и предела интегрированияТ - в регистры 20 и 24, Регистр 15, накопительные сумматоры, функциональные преобразователи, блоки деления и умноженияустанавливаотся в нулевое состояние. Впервом такте по сигналу управления шины53 дешифратора срабатывает АЦП 8, навход которого управляющий сигнал шины53 поступает через элементы. И 10 и ИЛИ 9,при этом на второй вход элемента И 10поступает сигнал с первого выхода первогоблока 22 сравнения. Следует отметить, что.элемент И 10 открыт только при Ь = О, т.е, вначале вычисления, По этому же сигналу сшины 53 срабатывают блоки 2, 4, 21 и 15, навыходах которых в конце первого такта сого Соответственно устанавливаются -- , 1( =го=Ь и 05 Ь,Во втором такте по сигналу управленияс шины 54 дешифратора срабатывают умножители 7, 16,29,42 и АЦП 8, Группа элементов И 12 открыта только.в первом цикле, т.е.и ри Ь = О, При этом на выходах умножителейустанавливаотся величины соответственноЯ,(01д 7 д ф 7 д)+йЗначением+-Формируется на выходе второго комбинационного сумматора 38. В конце второго такта на выходе АЦП 8 формируется значение оЪ (и), управляющий сигнал при этом поступает через элемент ИЛИ 9.В третьем такте по сигналу управления с шины 55 дешифратора в первом 18, втором 31 и третьем 43 функциональных преобразователях формируются значения функций соответственноВ четвертом такте по сигналу управления с шины 56 дешифратора срабатывают умножители 19 и 32, на выходах которых соответственно формируется значения .В пятом такте по сигналу управления сшины 57 дешифратора срабатывает блок 36 деления. Группа элементов И 26 открыта только в первом цикле (при 1( = й), в остальных случаях она закрыта, а группа элементов И 27 открыта. только при Юи, Группа элементов И 14 закрыта только при т(и, а в остальных случаях она открыта. По сигналу управления в этом такте в блоке 36 формируется значение"о15 25 В девятом такте по сигнзлу управления 45 шины 61 дешифратора срабатывает блок 49деления, При этом группа элементов И 40открыта, если т( = й, а в остальных случаяхона закрыта, На выходе блока 49 получаютзначение скорости потока на (-м шаге 50,которое через группу элементов 39 55 подается на вход второйгруппы элементов ИЛИ 44, выходы которых являютсявыходом устоойства. На второй вход группыэлементов ИЛИ 44 подается значение с выхода группы элементов И 41., если ъ = и, и а, (ъФ, если 1(и.В шестом такте по сигналу управленияшины 58 дешифратора срабатывает умножитель 45, При этом группа элементов И 39 20 открыта, если 11и, а группа элементов И41 открыта, если с = й, в остальных случаяхона закрыта. В конце этого такта на выходе .умножителя 45 получают значениеЕаф, 1е+ . 111+если т(К и Ч( 2 ), если О. -- Ь.ЬВ седьмом такте по сигналу управленияшины 59 дешифратора срабатывает второй 30 накопительный сумматор 46. на выходе которого формируется суммаро35В восьмом такте по сигналу управленияшины 60 срабатывает умножитель 47, навыходе которого в конце этого такта получают значениеБлок 22 сравнения служит для управления элементами И 10, 12, 14, 27, 28, 26, 39 - 41, блок 25 сравнения - для установления момента окончания вычислений или останова устройства,Временная диаграмма (фиг.2) иллюстрирует работу устройства, степень распараллеливания вычислительного процесса, а также уменьшение затраты времени на подготовительные работы, связанные с вычислением значений аъ 0), а 0 Ь) и ЧЬ/2).Формула изобретения Устройство для решения интегрального 9 равнения измерительного преобразователя скорости потока, содержащее первый и второй регистры, первый накопительный сумматор, первый умножитель, первый комбинационный сумматор, первую группу элементов НЕ, блок синхронизации, причем выходы первого комбинационного сумматора соединены с входами первого сомножителя первого умножителя, о т л и ч а.ю щ е ес я тем, что, с целью повышения точности и быстродействия, в него введены с второго по восьмой умножителй, четыре блока деления, элемент ИЛИ, элемент И, две группы элементов ИЛИ, второй и третий комбинационные сумматоры, второй накопительный сумматор, три функциональных преобразователя, два блока сравнения, аналого-цифровой преобразователь, с третьего по шестой регистры, девять групп элементов И, с второй по шестую группы элементов НЕ и элемент НЕ, причем выходы первого регистра соединены с входами делителя первого блока деления, выходы которого соединены с входами второго сомножителя первого умножителя и первого сомножителя второго умножителя, выходы второго регистра соединены с входами делимого первого блока деления и входами делителя второго блока деления, входы делимого которого соединены с выходами третьего регистра, а выходы подключены к входам элементов НЕ первой группы, выходы которых соединены с входами первого слагаемого первого комбинационного сумматора, входы второго слагаемого которого подключены к выходам элементов И первой группы, информационный вход устройства соединен с информационным входОм аналого-цифрового преобразователя, выходы которого соединены первыми входами элементов И первой, второй групп, выходы четвертого регистра соединены с входами второго сомножителя второго умножителя, выходы которого через вторую группу элементов НЕ соединены с информацинным входом первого функционального преобразователя,выходы которого соединены с входами первого сомножителя третьего умножителя, входы второго сомножителя которого соединены с выходами первого умножителя, а выходы соединены с первыми входами элементов И третьей группы, выходы которых соединены с первыми входами элементов ИЛИ первой группы, выходы которых соединены с входами делителя третьего блока деления, входы делимого которого подключены к выходам элементов И второй группы, выходы пятого регистра соединены с информационными входами четвертого регистра, первыми входами элементов И четвертой группы входами первой группы первого блока сравнения и информационными входами первого накопительного сумматора, выходы которого соединены с входами первого слагаемого второго комбинационного сумматора, входами второй группы первого блока сравнения и входами первой группы второго блока сравнения, входы второй группы которого подключены к выходам шестого регистра, а выход подключен к выходу "Останов" устройства, первый выход первого блока сравнения соединен с вторыми входами элементов И первой группы, первым входом элемента И и через элемент НЕ с вторыми входами элеЗ 0 ментов И второй группы, выход элемента Исоединен с первым входом элемента ИЛИ, выход которого соединен.с входом запуска аналого-цифрового преобразователя, выходы первого блока деления соединены с входами первого сомножителя четвертого умножителя, входы второго сомножителя которого подключены к выходам первогонакопительного сумматора, а выходы черезэлементы НЕ четвертой группы соединены 40 .с информационными входами второго функционального преобразователя, выходы которого соединены с входами первого сомножителя пятого умножителя, входы второго сомножителя которого соединены с выхода ми первого умножителя, выходы элементовНЕ третьей группы соединены с первыми входами элементов И пятой группы, второй выход первого блока сравнения соединен с вторыми входами.: элементов И четвертой и пятой групп, выходы элементов И четвертой группы соединены с вторыми входами элементов ИЛИ первой группы, выходы четвертого регистра через пятую группу элементов НЕ соединены с первыми входами элементов И шестой группы, выходы которых соединены с входами второго слагаемого второго комбинационного сумматора, выходы пятого регистра через элементы НЕ шестой группы соединены с входами третьего1651283 Составитель А. ЧекановаТехред М,Моргентал Корректор М, Самб Реда кто Рогулич Тираж 415 Подписноевенного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 каз 1607 ВНИИПИ Госу роизводственно-издательский комбинат "Патент", г. Ужгород, ул. агарина, 1 слагаемого второго комбинационного сумматора, выходы которого соединены с входами первого сомножителя шестого умножителя, входы второго сомножителя которого соединены с выходами первого блока деления, а выходы подключены к информационным входам третьего функционального преобразователя, выходы которого соединены с входами первого сомножителя седьмого умножителя, выходы которого соединены с информационными входами второго накопительного сумматора, выходы которого соединены с входами первого сомножителя восьмого умножителя, входы второго сомножителя которого соединены с выходами пятого умножителя, а выходы соединены с входами первого слагаемого третьего комбинационного сумматора, выходы которого соединены с входами делимого четвертого блока деления, выходы которого соединены с вторыми входами элементов И шестой группы и первыми входами элементов И седьмой группы, выходы которых соединены с первыми входами элементов ИЛИ второй группы, выходы кото.рых соединены с выходами устройства и входами второго сомножителя седьмого умножителя, второй выход первого блока сравнения соединен с вторыми входами элементов И седьмой группы и первыми входами элементов И восьмой группы, выходы которых подключены к входам второго 1 Ослагаемого третьего комбинационного сумматора. выходы третьего блока деления соединены с вторыми входами элементов И восьмой группы и первыми входами элементов И девятой группы, выходы которых соединены с вторыми входами элементов ИЛИ 15второй группы, третий выход первого блока сравнения соединен с вторыми входами элементов И третьей и девятой групп, выходы элементов И пятой группы подключены к входам делителя четвертого блока деления, выходы блока синхронизации соедины с входами синхронизации четвертого регистра, накопительных сумматоров, умножителей, функциональных преобразователей и блоков деления. а также вторыми входами 25 элемента И и элемента ИЛИ,