Цифровой интегратор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 803 51) 5 ИСАНИЕ ИЗОБРЕТ Кф 27 ирования блем моделССРнко, И,И,Е,Саух бьева,.8) видетельст 06 Р 7/64,идетельство 06 Е 7/64,ТЕГРАТОРо СССР1974.СССР1982 а СЛ ОО СУДАРСТВЕННЫЙ КОМИТЕТ ИЗОБРЕТЕНИЯМ И ОТНРЫТИИ ГКНТ СССР РСНОМУ СВИДЕТЕЛЬСТ(71) Институт прв энергетике АН(56) Авторское сУ 414604, кл, САвтор кое свУ 928351, кл, С(57).Изобретение относится к цифровой вычислительной технике и предназначено для решения дифференциальных уравнений. Цель изобретения - повьппение точности интегрирования.Интегратор содержит группу накапливающих сумматоров 1,группу умножите"лей 3, блок 3 памяти, генератор 4импульсов, распределитель 5 импульсов, регистр 6 начального значения,триггер 7, первый элемент ИЛИ 8,блок 12 элементов ИЛИ, второй элементИЛИ 13, блок 14 элементов И, элементыИ 15, 16. 1 ил,"3 5оч(тп) = ания.редстучая функции х в1 т )аор ин- тер 1 значени лах и объед терполяци нить в ве тп то име-э 0работы устройсте определения,О вводят необхо э 31 т 35 Пусть функц интервале (а,Ь ,(а,Ь) равноотси могут быть легколюбого значения Кника Паскаля,Способ построетегрирования в облинтегродифференциваний основан на рполиномиальных фуиу(ш)С) Йг,) свянием построены для помощью треуголь М подынтервало На ш-м подынте О с аппроксими интерполяционн на х(ш)С) К-го интерполяции с где Ь = Н/К) э в области локал циальных преоб функция 5 В КЕсли функция уляционным полинка, то функцияинтерполяционнь(1-1) Е 1.2ц 7 рядка, При этополином у(ш) т-) ве узловт; 1,1 где ш = 1 1=0 Изобретение относится к цифровойт)ычислительной технике и предназначено для решения дифференциальныхуравнений,Цель изобретения - повьппение тности.интегрировНа чертеже и авлена схематегратора для сл кубической инполяции (К = 3),Интегратор содержит группу 1 накапливающих сумматоров, группу 2 умножителей, блок 3 памяти коэффициентов операторов интегрирования, генератор 4,.импульсов, распределитель5 импульсов, регистр 6 начальногозначения, триггер 7, первый элементИЛИ 8, узлы элементов ИЛИ 9 - 11,блока 3, блок 12 элементов ИЛИ, второй элемент ИЛИ 13, .блок 14 элементов И, первый 15, и второй 16 элементы И, информационные входы 17.устройства, выходы 18 - 20 устройства,входы 21 начальной установки, входыпуска 22 и останова 23, накапливающие сумматоры 24 - 26 группы, умножители 27 - 29 группы элементы 30 -38 памяти блока 3,Блок 3 состоит из К х К элементов30 - 38 памяти, в которых хранятсязначения коэффициентов оператора интегрирования,Для описания тва я х(й) задана наРазделяют интервал оящими точками а = )11-1 Ф). (,= В на("в-) "ь) щ=Гм фвале длиной Н = руют функцию х ым многочленом Ньютопорядка. В узлахС 1 1 т вК 1 т) начения функций х(1) ьных интегродифференазований является Если значения функции Х(1 ) С ) объ) тп единить в вектор ния операторов инасти локальных альных преобразоавенстве порядков нкций х(ш,й)анных соотноше") =у (ш,) с 1 т + х (ш, е фв ш, т:) является интерпомом (К)-го порядх(ш,й) должна быть м полиномом К-го пом интерполяционный строится на множест(5) априК=4 5 158В результате применения преобразования (1) к равенству (3) с учетом (2), получают векторно-матричное соотношение х(щ) = И(К,Ь) у(щ) + х(е )е,где И(К,Ь) - квадратная (КхК) матрица-оператор интегрирования;е - К - мерный вектор с единич( ными элементами, который учитывает начальноеусловие х(С,),Элементы К-мерных векторов у(щ)и х(щ) совпадают с первыми К элементами (К+ 1) -мерных вект оров у (щ)и х(щ),В векторах х(щ) и х(щ)отсутствуют элементы у( -КЬ) их(С - КЬ),Вид оператора интегрирования Изависит от.порядка интерполяции К.В частности, при К =,3 5 10 15 20 25 30 тервала интегрирования к (щ)-у подынтервалу осуществляется последовательно для щ = 2,3М.Цифровой интегратор работает следующим образом.В исходном состоянии в элементы30-38 памяти введены коэффициентыоператора интегрирования и через вход21 в регистр 6 начальных значенийвнесено заданное начальное значение интеграла. Разрешающий сигналустановлен на последнем выходе распределителя 5,Работа интегратора начинается смомента подачи через вход 22 управляющего сигнала "Пуск", который устанавливают триггер 7 в единичное состояние. Единичный выход триггера 7через элемент И 16 выдает разрешениена поступление тактовых импульсов генератора 4,Импульс генератора устанавливаетразрешающий сигнал на первом выходераспределителя 5, Этот сигнал распределителя 5 является разрешающим сигна-лом считывания из регистра 6 начальных значений начального значения интеграла и подачи его на входы всехсумматоров 24-26, Этот же сигналраспределителя через элемент ИЛИ 13и элемент И 16 устанавливает распределитель 5 в следующее состояние,Очередной сигнал распределителя яв35 40 И(4 Ь)24 ай а я аа ю о При определении значений интер ла х(щ) по значениям интегрируем Функции у(щ) реализуется параллел но-последовательная вычислительная процедура, На первом подынтервале интегрирования (а,) необходимо дать постоянную интегрирования х(а = с и с помощью (4) найти значени интеграла х(Т), Поскольку соотношение (4) содержит векторно-матрич ные операции, то они могут быть ре лизованы на параллельном вычислите ле. Среди.найденных значений интеглла х(1) выбирают х(С ) и использу его в качестве постоянной интегрир вания на следующем подынтервале (С 1,1:). Переход от (щ)-го подын.гляется разрешающим сигналом для считывания первого столбца матрицы интегрирования и для ввода текущего значения входной Функции с группы входов 17, Текущее значение функции поступает на первые входы умножителей27-29, на вторые входы которых подаются значения коэффициентов первогостолбца матрицы интегрирования изэлементов 30,33 и 36 памяти, Выходыумножителей 27-29 соединены соответственно с входами сумматоров 24-26,в которых получается промежуточноезначение интеграла, Всякий раз поокончании умножения вырабатываетсясигнал, который переводит распределитель в следующее состояние, чтовызывает подачу на входы умножителейнового текущего значения входной функции и соответствующего столбца матрицы интегрирования, в (К+2)-й сигналраспределителя 5 выдает значение интеграла на подынтервапе на входы18 - 20 сумматоров 24-26 и является сигналом записи в регистр 6 на1580359 Формула изобретения Составитель А,ЧекановРедактор Г,Гербер Техред А,Кравчук Корректор О,Ципле Заказ 2013 Тираж 567 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 чальных значений нз сумматора 24 значения интеграла в последней точке подынтеграла, которое будет начальным значением интеграла на следующем подынтервале. Далее циклповторяется, 3 конце интервала интегрирования на выходе 18 будет получено зчачение интеграла на всем интервале. 10Выключение устройства происходит через вход 23, который переводит триггер в нулевое состояние,Цифровой интегратор, содержащий генератор импульсов, группу умножителей, группу накапливающих сумматоров и первый элемент И, входы которо" 20 го соединены с выходами признаков окончания операции умножителей группы, о т л и ч а ю щ и й с я тем, что, с целью повьппения точности интегрирования, он содержит триггер, блок 25 памяти коэффициентов операторов интегрирования, регистр начального значения, распределитель импульсов, второй элемент И,блок элементов И блок элементов ИЛИ и два элемента ЙЛИ,30 причем выход генератора импульсов соединен с первым входом второго элемента И, выход которого соединен с входом распределителя импульсов, группа выходов которого соединена с 35 адресными входами блока. памяти коэффициентов операторов интегрирования и входами первого элемента ИЛИ, выход которого соединен с управляющим входом блока элементов И, информационные 40 входы которого соединены с информационными входами интегратора, а выходы - с входами первых сомножителей умножителей группы, информационные выходы которых соединены с информационными входами накапливающих сумматоров группы, выходы которых соединены с выходами устройства, входы вторых сомножителей умножителей группы соединены с соответствующими группами выходов блока памяти коэффициентов операторов интегрирования, входы начальной установки интегратора соединены с входами первой группы блока элементов ИЛИ, входы второй группы которого соединены с выходами первого накапливающего сумматора группы, а выходы которого подключены к инфор" мационным входам регистра начального значения, выходы которого соединены с входами начального значения накапливающих сумматоров группы, вход запуска и останова интегратора соединены с входами установки в "1" и "0" соответственно триггера, выход которого соединен с вторым входом второго элемента И,третий вход которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу первого элемента И9 первый выход распределителя импульсов соединен с вторым входом второго элемента ИЛИ, входом чтения регистра начального значения и входами разрешения начальной установки накапливающих сумматоров группы, последний выход распределителя импульсов соединен с третьим входом второго элемента ИЛИ, синхровходами накапливающих сумматоров, группы и регистра началь ного значения,