Устройство для вычисления кратного интеграла

торское свидете1510, кл. С 06 УСТРОЙСТВО ДЛЯИНТЕ ГРАЛАИзобретение отн 9 13 (54) НОГО (57) и спиится к вычислизначено для грала от одции с постоянв частности, в качестве тификации андартных относит Изобретенительной технивычисления к и предна ного инте атой функ етизации, льзовано твах иден номерной решет ным шагом дискр может быть исп блока в устрой или имитации ли объектов.Целью и ейных ст зобр ения является повысти ше точноФиг,устрориантна Аи структурная 2 - в озмож 1 изображенайства; на фи реализации На хемахемы инт ный ватора;блокакратн выходногония четырехг. 3- схе лччзя вычи чалом проне яют выхолны го интеграла ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИПРИ ГКНТ СССР Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВ 4694272/2402.03.8907.05.91. Бюл. Р 17Институт проблем моделиргетике АН УССРН.А.Максимович681.8 (088.8)Коган Б.Я. Электронныее устройства и их примсследования систем автрегулирования. - И.: Гз.-мат. л-ры, 1963, с.213 тельной технике и предназначено длявычисления кратного интеграла от одномерной решетчатой функции с постоянным шагом дискретизации, в частности, может быть использовано в качестве блока в устройстве идентификацииили имитации линейных стационарныхобъектов, Цель изобретения - повышение точности. Устройство для вычисления кратного интеграла содержит интеграторы, выходной блок, состоящийиз регистров, узла суммирования и узла умножения на постоянный коэффициент. Цель достигнута за счет коррекции результата интегрирования на основании значений интеграла, вычисленных на (-1)-м шаге, где- кратность интегрирования. 3 ил. Устройство (фиг. 1) состоит из Ы - кратность интегрирования) интеграторов 1 и выходного блока 2.Интегратор (фиг. 2) состоит из умножителя 3 на постоянный коэффициент, сумматора 4 и регистра 5.Выходной блок для случая =4 (фиг. 3) состоит иэ трех регистров 6 - 8, узла 9 суммирования, содержащего регистр 10 сдвига нз три бита, шести сумматоров 11-16, н узла 17 умножения на постоянный коэдйициент.Устройство работает следующим образом.Перед на ссз пят грирования обнул е регистры 5всех интеграторов 1 и регистрь 6 - 8, С приходом первого тактового импульса начинается процесс интегрирования. При постоянном шаге дискретизации точ 5 ное значение кратного интеграла на выходе будет получено с задержкой нвтактов относительно такта поступления на вход устройства очередного значения интегрируемой решетчатой функции.С математической точки зрения принцип действия устройства основан на использовании априорной информации о 15гладкости интегрируемой функции. Так,исходная функция имеет степень гладкости не хуже скачка, после первогоинтегратора - не хуже линии, послевторого - не хуже параболы и т.д.,что позволяет построить квадратурнуюформулу, не имеющую методической погрешности,Каждое дискретное значение входно го сигнала проходит через цепочку из последовательно соединенных интеграто. ров 1 и поступает на вход выходного блока 2. В регистрах 6 - 8 в каждый момент времени хранится несколько Зо (по числу регистров в групне) последних дискрет входного сигнала выходного блока 2, которые с различными весовыми коэффициентами суммируются в узле 9, затем умножаются на постоян-З 5 ный коэффициент в узле 17 и образуют очередную дискрету выходного сигнала устройства. Выбор расчетной формулы осуществлен на основании экспериментальных исследований.Узел 9 суммирования осуществляет сложение с учетом весовых коэффициентов, вычисляемых по формуле Р(Е)==( - 1) П (- - ) где 0=7. 1=1-1,Й2-1 Й 7. Формула изобретения Устройство для вычисления кратного интеграла, содержащее д интеграто-. ров, причем тактовый вход устройства соединен с тактовыми входами интеграторов, информационный вход устройства подключен к входу первого интегратора, вход 1-го (1=1, д) интегратора соединен с информационным входом (3+1)-го интегратора, о т л и ч а ющ е е с я тем, что, с целью повыше ния точности, в него введены ьрегистров, узел суммирования и узел умножения на постоянный коэффициент, причем выход -го интегратора соединен с информационным входом перво-., го регистра, выход 1-го (3=1, 1-1) регистра соединен с 1-м входом узла суммирования, выход которого соеди нен с информационным входом узла ум" ножения на постоянный коэ 4 йициент, выход которого соединен с выходом устройства, тактовый вход устройства соединен с тактовыми входами регист" ров и узла умножения на постоянный соэффициент, выход 1-го (1=1, -2) регистра соединен с информационным входом (3+1)-го регистра.едактор В.Бугренков оизводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 10 ЗакаВНИИПИ ставитель А,Чекановхред И.Дидык Корректор Н.Король 400 Тиралс 401 ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113935, Москва, Ж, Раушская наб., д. 4/5