G06F 7/39 — G06F 7/39

Номер патента: 602942

Опубликовано: 15.04.1978

Авторы: Горбачев, Двоеглазов, Ибрагимов, Кессель

МПК: G06F 7/39

Метки: множительное, число-импульсов

...элемент И 15 и разрешает прохождение импульсов через элемент 10.Поступление импульсов частоты генератора 45 импульсов 20 в регистр второго сомножителя прекращается. Через элемент 10 и элемент ИЛИ 18 импульсы генератора 20 начинают заполнять разряды регистра 1 и счетчик 7. На выходе одного из разрядов регистра, в котором было записано наибольшее число, появляется импульс переполнения, который переводит один из триггеров блока триггеров 3 в положение, накладывающее запрет на элемент И 14, и подготавливает к срабатыванию элементы И блока элементов 5. Элемент И 14 своим выходом запрещает прохождение импульсов через элемент 11, через который на счетчик 9 начинают поступать импульсы генератора 20. На выходах счетчика 9 начинают появляться...

Номер патента: 602943

Опубликовано: 15.04.1978

Автор: Каташков

МПК: G06F 7/39

Метки: деления

...разрядов, К - число состояний3, т. е. состояний, в котором на вход блока анализа цифры поступает число 3 или 7 (значение тетрады 001 или 0111 соответственно). На этом заканчивается первый такт работы устройства и блок переключения 5 переходит во второе состояние, При этом содержимым регистров 2 и 3 оказывается преобразованное дели- Ю мое и незначащая 1 - остаток делителя, В случае, когда делитель имеет вид 2" 5, то естьсостоит из множителей, кратных 2 и 5, в результате работы устройства в первом такте в регистрах 2 и 3 оказывается точное значение частного, а содержимое регистра 7 - машинный ноль. Во всех остальных случаях в регистреобразуется корректирующий множитель, но равный 9 и точное значение частного образуется только после...

Номер патента: 603989

Опубликовано: 25.04.1978

Авторы: Жабин, Кобзарь, Корнейчук, Тарасенко

МПК: G06F 7/39

Метки: умножения

...к управляющему входу сумматора результата, первый вход .устройства подключен к первому входу четвертого элемента ИЛИ, второй вход которого подключен к третьему входу устройства и к первому входу пер зго дополнительного элемента И, второй вход которого подключен к шестому входу устройства, седьмой вход которого подключен к первому входу второго дополнительного элемента И, второй вход которого подключен к первому входу устройства, выход четвертого элемента ИЛИ подключен к третьему управляющему входу регистра результата.а чертеже изображена схема устройства,где регистр множимого 1, регистр множителя 2, регистр результата 3, сумматор результата 4, сумматор сомножителей 5, блок анализа разрядов 6, регистр сдвига 7, элементы И 8 - 11,...

Номер патента: 608156

Опубликовано: 25.05.1978

Автор: Панова

МПК: G06F 7/39

Метки: умножения

...комбинационной части сумматорапоявляются только в том случае, если предыдущая исправленная пара имела код 11 (три)или код 00 (четыре),Факт появления кода 100 фиксируется автоматически появлением сигнала Р; на выходесквозного переноса в старшем разряде соответствующей пары разрядов сумматора.Факт появления исправленного кода 11 впредлагаемом устройстве фиксируется сигналом исправления .П;, вырабатываемом соответствующей схемой исправления.Исправленная дара разрядов множителяСС 2;, будет иметь код 11 только в томслучае, если код исправляемой а 2, а,парыимеет вид 10 (два) и присутствует или сигналпереноса Р, , или сигнал исправления и;возникающие при исправлении предыдущей пары разрядов множителя, или если код исправляемой а 2; а;, пары...

Номер патента: 608157

Опубликовано: 25.05.1978

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/39

Метки: умножения

...3 и З,на входы суммато.ра 4. Когда первый разряд регистра 2 значащий, элемент И б открыт, и содержание регист.ра 1 поступает на второй вход сумматора 4608157 формула изобретения Составитель А. УткинТекред О. Луговая Корректор А. Грнценк Тираж 826 Подписное нова РедакторЗаказ 26 НИИПИ Государствеинпо делам 13035, Москва,Филиал ППП Патеетв Министров СССРткрьтцйиаб., д. 4/5ул. Проектная, 4 ого комитета Сов изобретений и Ж-ЗЬ, Раушская нтэ, г. Ужгород, 3и одновременно записывается в освобождающиеся при сдвиге старшие разряды этого регистра. Когда первый разряд регистра 2 незначащий, элемент И 6 закрыт, и производится только перезапись содержания регистра 1. Результат операции суммирования с выхода сумматора 4 младшими разрядами...

Номер патента: 612246

Опубликовано: 25.06.1978

Автор: Московкин

МПК: G06F 7/39

Метки: деления

...в дополнительном коде, поступающих в каждом цикле с выходов 6 регистра 1 и выходов 9 Регистра 2. В конце цикла результата суммирования - вычитания передается с выходов 11 суьветора 10 через группу элементов ИЛИ 13 в регистр 2 через его установочные входы 12. При этом в конце каждогоцикла происходит очередной сдвиг инФормации, в регистре 1 для организации члена Уравнения 2 (1-Й им- ПУЛЬС 4 Е, ПОСтуцахщИМ С ВЫХода б блока управления 7 на выходы 5 регистра 1, 60Результат деления, т.е. число 3 за ,получается в регистре 3 согласно уравнению 1. В. первом установочном цикле 1 3., в регистр 3 записывается нулевая информация, которая сохраняется до третьего цикла=3, в котором в регистр 3 записывается число +0,5 в двоичном коде, и относительно...

Номер патента: 615476

Опубликовано: 15.07.1978

Авторы: Абрамсон, Лапкин

МПК: G06F 7/39

Метки: умножения

...умножения, вы- . ходы которого соединены с регистром 15 результата. сравнениями блок умножении, элементы И, блок элементов ИЛИ, первый и второй счетчики, первый( сумматор. Причем вход ная шина устройства соединена с входом первого счетчика, первая группа 1 выходов которого соединена с первыми входами . элементов И, Вторые входы элементов И соединены с выходами 1 т- к(кйфчладших разрядов первого регистра, а выходы элементов,И - е входами блока элементов ИЛИ. Вторая группа (выходов первого счетчика соединена с первыми входами блока сравнении, вторые входы которого подключены к выходамов-(младшйх раз-. рядов второго , регистра. Выход блока умножения соединен с входом первого суммматора, выход которого соединен с входом второго...

Номер патента: 623204

Опубликовано: 05.09.1978

Авторы: Манахов, Чуватин

МПК: G06F 7/39

Метки: двух, празрядных, умножения, чисел

...операндов в регистрыиа шину 10 входа управляющего импульса умножения подается импульс. Еслитриггер старшего разряда регистрамножителя находится в состоянии20ффедииица, то импульс появляетсяиа выходе первого элемента И блока 7и суммирует соответственно сдвинутыйкод множимого на сумматоре 5, Импульсс выхода первого элемента И блок 7,задержанный на один такт на первомэлементе задержки блока 9 черезпервый элемент ИЛИ блока б поступает в следующий разряд множителя. Поскольку триггер старшего разряда множителя находится в сос"тоянии единица, второй элемент блока6 ив пропускает уйравляющий импульсумножения на первый элемент ИЛИ блока б. Если триггер старшего разряданаходится в нулевом состоянии, то управляющий импульс умножения...

Номер патента: 631919

Опубликовано: 05.11.1978

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/39

Метки: кодом, п-разрядных, последовательным, представленных, умножения, чисел

...нули (цепи установки исходного состояния на чертеже не показаны). В каждом цикле на информационную шицу 8 поступает очередная цифра множителя, а на информационную шину 9 - очередная цифра множимого, причем множитель поступает на вход устройства младшими разрядами вперед, а множимое - старшими разрядами вперед, (Например, множитель .Е является результатом умножения, а мнсжимое - результатом деления или извлечения корня в других операционных блоках), В каждом цикле по управляющему сигналу, поступающему на шину управления 7, происходит сдвиг регистров 2 и 3. При сдвиге в младший разряд регистра 2 множимого и в старший разряд регистра 3 множителя заносятся очередные цифры. Одновременно с этим принимаемая щ цифра множителя управляет...

Номер патента: 638961

Опубликовано: 25.12.1978

Авторы: Андреев, Родионов, Федоров

МПК: G06F 7/39

Метки: умножения

...- с первыми входами первого и второго элементов И-НЕ, вторые входы которых соединены с единичным и нулевым выходами первого триггера соответственно, второй выход синхронизатора импульсов соединен с первыми входами третьего и четвертого элементов И - НЕ, вторые входы ко- ТОРЬ:Х СОЕДИНЕНЫ С НУЛЕБЫМ И едИИчныМ выходами БтОрого триггера, первые выходы первого счетчика соединены с первь-"и входами элементов И-НЕ первой группы, выходы которых соединены с первой группой входов сумматора, первая группа Б входов второго счетчика соединена с перзой группой входов элементов и - НЕ второй группы ВыхОды которых соедчнены со второй группой БходОБ сумматора .1Однако известное устройство имеет низкий динамический диапазон перемножаемых чисел.Целью...

Номер патента: 640292

Опубликовано: 30.12.1978

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/39

Метки: умножения

...1 в регистр 4 и прием кода регистра 3 в сумматор 2, В сумматоре 2 происходит суммирование кода этого сумматора с кодами регистров 3 и 4. По третьему управляющему сигналу осуществляется правый сдвиг содержимого регистра 1 и левый сдвиг содержимого сумматора 2,В сумматоре 2 сдвиг осуществляется следующим образом. Код -го разряда (= =1, 2, и+2) переписывается в +1 разряд, В 1-й и и+4-й разряды переписывается код и+5-го разряда, а и+5-й разряд не изменяют своего состояния. Одновременно со сдвигом по третьему управляющему сигналу в выходные триггеры 18 переписывается код трех старшпх разрядов сумматора 2 (одновременный сдвиг и выдача кода старших разрядов сумматора 2 возможны, так как сумматор является сдвигающим, а следовательно, кажчый...

Номер патента: 646331

Опубликовано: 05.02.1979

Автор: Марголин

МПК: G06F 7/39

Метки: двоичных, деления, чисел

...разности делимого и депитепя(еспи дслимое больше делителя), либосамому делимому (еспи оно меньше).Оапее остаток удваивается, сравнивается с делителем, формируется втораяцифра частного и т. д,Сравнение депимого со сдвинутымделителем производится в сумматоре 2,например путем добавления к делимомудопопнитепьного кода делителя, который получают обращением разрядов регистра 4 делителя (при поступленииуправяющего сигнала обращения кодас блоком 1 управления) и добавлениемединицы на вход переноса младшего разряда сумматора 2 (единица поступаетот бпока 1 управления по цепи подачиединицы). Результатом сравнения является наличие ипи отсутствие единицы навыходе переноса старшего разряда сумматора 2, которая фиксируется блоком1 управления (...

Номер патента: 648980

Опубликовано: 25.02.1979

Автор: Баклан

МПК: G06F 7/39

Метки: деления, нормализованных, умножения, чисел

...делителя;ь., ,.О, . Р соо ги 81 ствии им 13К Ебли . Обратных величин блока 7п.стс(длено (К+1) оазряцное число Р" ОЕ( 3 ;Ормировде(ия частичных произве".1(й, одновременно на другой входб;Е.а 6 поступает делитель из ре:;Ра 1.ПроизведеииЕ ЕЗ Р образуется зази(11 а. В первом цикле в блоке б;:,:.:.о.:,е:. тся перемножение делителя Вн; лсьои разряд величины Р ,получено ".астичное произведение через сумЕ нередаетс в регистр 3. Зат;.л блоке б образуется произведениеЕд К дробных разрядов величины Ри полученное частичное произведениере(бавле(ется к 11 редвдрительно сдвие(уто(лу Влево содержимому регистра 3.Вели:Еина Е находится как дополне 11:; роизведения В Р,до 1, В соответствии с условием 2, в старших разря: дх с нулевого до (К)-й величина...

Номер патента: 650075

Опубликовано: 28.02.1979

Авторы: Добрис, Корчагин, Лакийчук, Садомов, Хохлов

МПК: G06F 7/39

Метки: п-разрядных, умножения, чисел

...последовательности с выходов элементов И 3, 4, 5, 11 - 13, образующие 6 произведений А, В; (1=1, 2, 1=1, 2, 3), поступают через соответству.ющие двух - и трехвходовые сумматоры на входы 17, 19, 21, 23 двоичного счетчика результата в соответствии с весовыми коэффициента)ли 2-)к-/ г 1Первый цикл заканчивается по истечении полного периода работы генератора 7 :псевдослучайных чисел.Бо втором цикле в преобразователи 1, 2 код в вероятнос заносятся коды В В в преобразователь 8 в к Аз, а остальные преобразователи 9 и 10 обнуляются, Вычисления повторяются, По окончании второго цикла с первых разрядов счетчика результата, т. е. с каскадов преобразователей 1, 19, 21 считывается результат произведения. Операция закончена.Для разъяснения сущности...

Номер патента: 651341

Опубликовано: 05.03.1979

Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Шагивалеев, Щетинин, Ярмухаметов

МПК: G06F 7/39

Метки: умножения

...разрядов регистра множителя 6 выбирают следуюшим образом. Содержимое группы разрядов 7 - 9 регистра множителя 6 через элементы И - НЕ 14 - 16 по сигналу из блока управления 22 5 Опринимается на разряды 18 - 20 буферногорегистра 17. При этом ввиду отсутствия сиг, нала со счетчика 23, свидетельствующего о его нулевом состоянии, в старший разряд651341 6Умножение происходит путем многократ.ного Выполнения действий, приведенных в таблице. Оно состоит из элементарных операций: либо сложения суммы частных произведений, расположенной на сдвиговом регистре 3, и множимого, расположенного на регистре множимого 2, либо вычитания множимого из суммы частных произведений и операцийсдвига результата на двойном сдвигателе, образованном сдвиговым регист...

Номер патента: 651342

Опубликовано: 05.03.1979

Автор: Соловов

МПК: G06F 7/39

Метки: делитель, частоты

...управляет схемой переноса входного кода в двоичный счетчик 11, В этом 1 О устройстве входная частота подается на двоичный счетчик, при переполнении которого открывается схема переноса, через которую входной код Кви заносится в счетчик, Недостатком такого устройства являются большие динамические погрешности, обусловленные изменением входного кода от момента его переноса в счетчик до момента переполнения счетчика.Известен такж делитель частоты, содержащий суммирующий двоичный счетчик и компвратор, выход которого соединен с установкой "0" счетчика, выходы кажв (ц-"веихпоявляется в момент достижения содержимым счетчика величины входного кода.Недостатком этого устройства является возможное появление динамическойошибки по кодовому входу,...

Номер патента: 652560

Опубликовано: 15.03.1979

Автор: Пешков

МПК: G06F 7/39

Метки: десятичных, умножения, чисел

...множителя.Работу данного устройства можнопояснить на примере выполнения умножения двух конкретных десятичных чисел:Х 39 множитепь).и У=85 множи 40 мое). Вэтом.спучае в системе 8, 4,2, 1 имеем:Х = 0011 1001;У = 1000 0101;Действия на отдельных тактах двух цик 45лов можно представить следующим образом: ОО 01 2 такт На чертеже приведена структурнаясхема устройства дпя умножения десятичных чисел.Устройство содержит регистр множитепя 1, сумматор 2, блок формированиямножимого 3, допопнитепьный регистр4,бпок управпения 5.Устройство работает следующим образом.Перед начапом умножения в регистрмножителя 1 заносится десятичный кодмиожитепя, в младшие тетрады блокаформирования множимого 3 заносится кодмйожи мого,Умножение осуществляется...

Номер патента: 660046

Опубликовано: 30.04.1979

Автор: Чуркин

МПК: G06F 7/39

Метки: двоичных, деления, чисел

...второй вход устройства 22.Устройство работает следующим образом.Исходными числами для деления в устройстве являются делимое и нормализованный делитель.После выполнения ( - 1)-го цикла работы устройство находится в следуовцев состоянии: регистр остатка 2 содержит обратный или дополнительный код последнего остатка (или делимое), регистр частного 10 содержиг частное, которос предшествует остатку, находящемуся на регистре остатка 2 (в начале операции нули). Состояние остальных элементов несущественно. По сигналу выполнения г-го цикла, который подается на второй вход устройства 22, остаток с регистра остатка 2 через четвертую группу схем совпадения 16 и нервуо группу собирательных схем 1 передаегся на вход схемы 4 определения номера старшей...

Номер патента: 662938

Опубликовано: 15.05.1979

Авторы: Жабин, Корнейчук, Сидоренко, Тарасенко

МПК: G06F 7/39

Метки: деления

...разряда (знака) блока сумсоответствует сигнал на входе 9 или мирования 1, Если в этом разряде за, или выходе 13, Цифре 0 соответ- писан нуль (поЛожительный знак),то ствует отсутствие сигналов на входах из регистра 2 выдается дополнитель,9, на входах 10,11 или на выходах ный код, а если в этом разряде эапи,13. Ьана единица (отрицательный знак), тоКоды делимого А и делителя В посту- из регистра 2 в блок суммирования 1пают поразрядно соответственно на бб передается прямой код. Код на выходахПри па 32 применение в вычислительной среде предлагаемого устройства роэволяет увеличить быстродействие в 32/4 а 8 раз. Б бб 2938 6 регистра 3 зависит от сигналов на цикла вычислений после поступления входах 8 и 9. Если присутствует сиг- разрядов...

Номер патента: 662939

Опубликовано: 15.05.1979

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/39

Метки: умножения

...сдвинутой на два разряда Вычисления в устройстве ведутсяпо 40 в р ввправо, а в сумматоре 4 получаем следующему алгоритму: число В; (10). Вычитание хиз сосходное состояние:. 1-ггдержимого сумматора 4 Н( прй этомо- о о (4) " совмещено во времени со сдвигом. Не- В каждом 1.-м цикле: Первый такттрудно убедиться, что на сумматоре 4 Н =к +445 будет получен тот же результат йСРоВ, 1 если вместо непосредственного вычита- АсА ФФния Х;при сдвиге в первый разэяд1 ф 4 О;(Ц " сумматора 4 переписывать значение не Второй такт: с третьего, а с четвертого разряда. 4-2 А, 50 В предлагаемом Устройстве задержка появления старшей цифры результаЭ;=3; 4 Ь-та на выходе составляет два цикла, Третий тактЪт,е, для пОлучения точного результа;. 2, если Н; с,1,та...

Номер патента: 662940

Опубликовано: 15.05.1979

Автор: Скрипицына

МПК: G06F 7/39

Метки: умножения

...(,7 15 23 31 39 47 55 63), А(с) - с управляющими входами 0(еДц. Если число, образованное б младшими :0,1,1-1 коммутатоРа сдвига ко"40 разрядами. множителя является членом па в соответствий со значением"смат- .1 матрицы, то узлом управления воэрицы 0 с, втОрые выходыблока удрав-: : буждается выход 27 и на коммутатор ленин, В(в) и В(с) соответствующиепоступает Множимое в прямом коде безф определяемым й Ът 1 адшими разрядами . сдвига. Если число, образованное 6 регистра множителя числамявляющими ь;падшими разрядами множителя является элементами одной из 1 матрицся членом 11 матрицы, то на коммукс-кЗв/с,соэ и одной из в матрицтатор подается с выхода 28 блока упВв=ЬЗс/сисопэд, где строки обейх равления 21 утроенное множимое (для матвип...

Номер патента: 675422

Опубликовано: 25.07.1979

Автор: Скрипицына

МПК: G06F 7/39

Метки: умножения

...на 24. Если пять младших разрядов множителя составляют числа 29или 31, то вырабатывается сигнал управления29 и через блок 11 в сумматор поступает промежуточное произведение, равное множимомув прямом коде, умноженному на 32. Если число, образующееся пятью младшими разрядамимножителя, равно 5, 21, 23, 29 или 31, то выра.батывается управляюшнй сигнал 31, поступаю.щий на вход младшего разряда сумматора и записывающий в него единицу: так как любое иззаписываемых. в сумматор чисел в первую се.рию сигналов управления имеет в младьпем раз.ряде ноль, поскольку все они передаются в не.го со сдвигом влево, прибавление этой единицыпроизводится без потери времени, по сигналу 31в сумматор записывается промежуточное произведение плюс...

Номер патента: 675423

Опубликовано: 25.07.1979

Авторы: Подколзин, Подкользина

МПК: G06F 7/39

Метки: множительное, цифровое

...эле 1 о менты И на выходах регистра множителя и ис.пользуется и входовый последовательный сумма.тор вместо параллельного (2 п) разрядного.Быстродействие устройства при этом не понижа.ется. Работа устройства может быть показана на, примере умножения двух четырехразрядныхдвоичных чисел, представленных кодами с фиксированной запятой А=О, а,аа,а 4 и Вф О,В 1 ВВЗВ 4Предварительно перед началом умножения: двух,четырехразрядньтх чисел множитель парал лельным кодом, а множимое последовательнымкодом записываются в соответствующие регистры,Процесс умножения четырехразрядного двоич.ного числа А = О, а,аа,а 4 на четырехразрядноедвоичное число В= в,ввзв 4 осуществляется пу.тем подачи на элементы И б коммутатора 5 так,тов Т;, ТТТ.Т, и Т серий...

Номер патента: 690478

Опубликовано: 05.10.1979

Авторы: Асатиани, Вепхвадзе, Кублашвили, Мирианашвили, Скобелева, Смородинова, Чачанидзе

МПК: G06F 7/39

Метки: двоичных, кодов, п-разрядных, умножения

...8, так как на шину управления 11, начиная со второго такта, подается нулевой сигнал. В результате за семь тактов дробная часть кода множителя записывается в статический регистр 10. Пусть множимое равняется -0,101 ОВ Х(- -Да - ), а множитель -0,1100101 ( --- ), Тогда из регистра сдвига, множимого 26 подается дополнительный код 1,010001, а из регистра сдвига множителя 1 - дополнительный код 0,1100101,На первом такте на выходе элементаИ 2 будет единичный сигнал, который запишется в первый триггер (п - .1) разрядногорегистра 10. На выходе элемента ИЛИ 30 будет нулевой сигнал из-за наличия нулевого сигнала на выходе элемента задержки 28. В результате на выходе элемента И 9 будет единичный сигнал, который через цепочку одноразрядных суммато)ов...

Номер патента: 696451

Опубликовано: 05.11.1979

Авторы: Бордыков, Буторин

МПК: G06F 7/39

Метки: множительное, число-импульсное

...запрещающие потенциа лы, состояние триггера 17 разрешаеткоммутацию входной шины коммутатора9 на второй выход.Сигнал, Пуск на управляющемвходе устройства переводит триггер16 в разрешающее состояние. Тактовые импульсы (ТИ) через элементЙ 13,коммутатор Э,элемент ИЛИ 14 начинают поступать на вход счетчика7 и через коммутатор 11 на вход пер вого счетчика 2, где было записанозначение старшего разряда множителя.Сигнал переполнения счетчика 2-1через элемент ИЛИ 15 изменяет состояние триггера 17, переключая темсамым входную шину коммутатора 9.Анализ старшего разряда множителязаканчивается записью его значенияв дополнительном коде в счетчик 7.В случае нулевого значения старшегоразряда множителя импульс перепол30 35 40 45 50 55 50 нения...

Номер патента: 705447

Опубликовано: 25.12.1979

Авторы: Черкасская, Черкасский

МПК: G06F 7/39

Метки: деления

...подключены к выходам устройства, Регистр б 5 к-го вычислительного блока 1 (к 1 2 и) содержит к разрядов.Деление выполняется беэ восстановления остатка в два полутакта следующим образом.В первом полутакте первого такта в регистр 2 первого вычислительного блока 1 записывают первое делимое, а в. регистр 3 - первый делитель.Из делимого вычитается делитель. При этом триггер 8 сброшен и единица на его выходе не препятствует сложению в обратном коде. Одновременно содержимое регистра 3 переписывается в регистр 3 последующего вычислительного блока.Во втором полутакте происходит анализ знака сумматора 5 узлом анализа знака сумматора 7 и запись перного разряда частного в младший разряд регистра 4. Если бстаток получился положительный, частное...

Номер патента: 705448

Опубликовано: 25.12.1979

Авторы: Беляускас, Валаткайте, Кирвайтис, Лукшене, Отас, Светикас

МПК: G06F 7/39

Метки: умножения

...младшей циФры байта множителя . Если цифра множителябольше единицы, Формируется со,ответствующий сигнал, по которомуодносторонняя память 8 записываетв счетчики 5 и 6 начальный адресдвойного множимого; если цифра мно-.жителя равна единице, то с дешифратора 10 поступит. сигнал, по которомув счетчики 5 и 6 будет внесен начальный аЩэес однократного множимого. В соответствии с этими адресами 40 из буферной памяти 3 выбираются полубайты младшего байта двойного (илиоднократного, в зависимости от величины цифры множителя) множимого ичерез коммутатор 4, который в данный 45 момент не изменяет входной информации,подается на вход сумматора 1.Первая промежуточная сумма произведения получается при сложении множимого с нулем, т.е. содержимое выхода 5 О...

Номер патента: 710040

Опубликовано: 15.01.1980

Автор: Бондаренко

МПК: G06F 7/39

Метки: деления

...устройства дляделения,устройство для деления содержитсутматор 1, регистр делимого .2, матрицу умножения 3, регистр делителя 4;и разрядов регистра делимого 2 одновременно с и выходами матрицы умножения 3 подключены соответственноУстройство для щее регистр делим теля и матрицу ум выходов ре гис тра соотв етств енно к рицы умножения, о е с я тем, что, с деления го, рег ожения, елителя ервым и содержастр дели- причем П подключены входам мат ающе вышения бы,В. и др одные. ст числител ф, 1967 эл дл ро тель п к 2 П входам сумматора 1, П выходов которого подключены соответственно к и входам матрицы умножения 3 (как множимое), к другим и входам матрицы умножения 3 подключены 1 выходов регистра делителя 4 (как множитель). В регистре делителя...

Номер патента: 714395

Опубликовано: 05.02.1980

Авторы: Горшков, Лесников, Петров, Частиков

МПК: G06F 7/39

Метки: умножения, ускоренного

...совпадает с соседней справа его цифрой, соседняя слева цифра есть 1 и предыдущая цифра преобразован ного множителя есть О, то данный разряд преобразованного множителя должен содержать 1.зо3. Если данная цифра непреобразованного множителя совпадает с соседней справа его цифрой или если предыдущая цифра преобразованного множителя не является нулем, то данный разряд в преобразованном множителе есть О.По приведенным правилам можно записать следующие логические уравнения: Ъ40 ь Споп- С и СС+ и+:( д Ч ОО )С 1 П, С+ где И = 0,1, 7 Ъи иЪ соответственно заначения 1 и 1 в данном разряде преобразованного множителя;С и СП+ - значения О соответственно в данном и предыдущем разрядах преобразованного множителя 6 и+,4 и,йи, соответственно значения...

Номер патента: 717764

Опубликовано: 25.02.1980

Автор: Скрипицына

МПК: G06F 7/39

Метки: множителя, п-разрядов, умножения

...в прямом коде без сдвига .(блок 17 упрввляющий вход 22 для чу,лв 7). Так квк при Этом возбужденвход 25 блока 20, то нв его выходахкоммутируется обратный код числа, цо-данного на его входы, которое, передаваясь в сумматор 8, вычитается, из за-.фиюированного вам результата 8 М,8 Я ЗЯ, 8 Я 2 Я ипи 8 Я М для числа4,8,6 и 7 с(хйэеМственно, Я - миолцьмое) :.:.:Если-"пять младших разрядов множи"теля составляют одю из чисел 12 - 1928 - 31, 20 - 27, то аналогичным образом сйгналами уйфавлеййя"с вйходовблока 9 на входы 28, 29 и 30 черезблоки 16, 15 р 19 передается"Мюййюе,"умноженное на 16, 32 илй 24 соответственно. Если эти пять разрядов множителя составляют число 17 или 28, то"затем возбуждаются выходы 28 й 22блока 9, и через блоки 17 и...