Устройство для деления двоичных чисел

" 646331 Союз Советских Социалмстических Республик)М. К 84/19-2 6 06 Г 7/Э оедннением заявкиГосударственный хеетет СССР пе делам нзобретенн н открытнйтень % 5 Дата опубликования описания 08 02 7 72) Автор изобретени(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИ ДВОИЧНЫХ ЧИСЕЛ1Изобретение относится к области вычиспитепьной техники и может быть испопьзовано в специализированных вычислитепьных машинах.Известно устройство дпя делениядвоичных чисел, входящее в арифметические устройства цифровых вычислительных мащин 11.Недостатком известнбго устройстваявпяется низкое быстродействие,Наибопее бпизким по технической сущности к данному изобретению явпяетсяустройство, содержащее регистр делимого, регистр депитепя, регистр частного,сумматор, бпок управцения, первый выход которого соединен с управпяющимвходом регистра депимого, информационный вход которого соединен с выходомсумматора, выход регистра делимогосоединен с первым информационным входом сумматора, второй информационныйвход которого соединен с выходом регистра депнтепя, управпякпций вход сумматора соединен со вторым выходом блока управления, третий выход которого соединен с первым уцравпяюшим входомрегистра депитепя, выход переноса старшего разряда сумматора соединен совходом блока управлении, четвертый вы ход которого соединен с первым управляющим входом регистра частного 2Недостатком известного устройстваявляется низкое быстродействие. Цельюизобретения явпяется повышение быстро действия, с этой цепью в устройствовведены эпемент ИЛИ, дешифратор нупя,реверсивный счетчик блок регистрациинупя и единицы, первый выход которогосоединен со вторым входом регистрадепитепя и суммирующим входом реверсивного счетчика, второй выход регистрации бпока нупя и единицы управлениясоединен с первым входом зпементаИЛИи вычитающим входом реверсивного счетчика, третий выход блока регистрациинуля и единицы соединен с установочным входом реверсивного счетчика,выходы которого соединены со входами46331 4 1 О 15 20 25 30 3 6дешифратОра нуля, выход которого соединен с первым входом блока регистрации нуля и единицы, второй вход которого соединен с выходом старшего разряда регистра делителя, пятый выходблока управления соединен со вторымвходом элемента ИЛИ, выход которогосоединен со вторым управляющим входом регистра частного.Сущность изобретения заключается впредварительном сдвиге делителя влеводо тех пор, пока в старшем разрядерегистра депитеця не будет записанаединица запоминания в счетчике количества разрядов, на которое сдвинутделитель, и в последующем сдвиге на этокопичество разрядов содержимого регистра частного, Время, необходимоедпя сдвига делимого и делителя, равнопроизведению удвоенного чиспа старшихнулевых разрядов делителя, то есть28 сг К,на время сдвига одного разряда.Известно, что 20 о КК при К 3 2,то есть при сдвиге делителя получаетсявыигрыш во времени по сравнению свычитанием делителя,На чертеже представлена структурнаясхема устройства.Устройство содержит: первый бпокуправления 1, сумматор 2, регистр делимого 3, регистр делителя 4, регистрчастного 5, элемент ИЛИ 6, блок 7регистрации нупя и единицы, дешифраторнуля 8, реверсивный счетчик 9.Принцип работы устройства заключается в следующем.По начала операции депения делимоезаписывается в регистр 3 депимого,депител - в регистр 4 делителя, Счетчик 9 устанавпивается в нуль. Еслив старшем разряде регистра 4 депитепязаписан нуль, то на вход цепи сдвигарегистра 4 делителя с первого сдвигового выхода блока 7 управления поступают импульсы, сдвигающие влево содержимое регистра 4 делителя до техпор, пока в его старшем разряде непоявится единица, что фиксируется блоком 7 управпения по входу регистрацииединицы.Процесс деления производится поапгоритму, согласно .которому делимоесравнивается с делителем; если онобольше то старший разряд частногоединица, если меньше - то иупь. В зависимости от исхода сравнения формируется первый остаток, который равендибо разности делимого и депитепя(еспи дслимое больше делителя), либосамому делимому (еспи оно меньше).Оапее остаток удваивается, сравнивается с делителем, формируется втораяцифра частного и т. д,Сравнение депимого со сдвинутымделителем производится в сумматоре 2,например путем добавления к делимомудопопнитепьного кода делителя, который получают обращением разрядов регистра 4 делителя (при поступленииуправяющего сигнала обращения кодас блоком 1 управления) и добавлениемединицы на вход переноса младшего разряда сумматора 2 (единица поступаетот бпока 1 управления по цепи подачиединицы). Результатом сравнения является наличие ипи отсутствие единицы навыходе переноса старшего разряда сумматора 2, которая фиксируется блоком1 управления ( по входу регистрацииединицы переноса). При наличии единицы переноса (депимое больше делитепя) разность между делимым и депитепем поступает по управляющему сигналу выдачи суммы, блока 1 управления врегистр 3 делимого, блок 1 управленияформирует единицу старшего разрядачастного, которая записывается в младший разряд регистра 5 частного по цепивыдачи цифр частного,При отсутствии единицы переноса( делимое меньше делителя) само55делимое поступает в регистр 3 делимого, в младший разряд регистра 5 частного записывается нуль.Удвоение первого остатка, записан 40ного в регистре 3 делимого произвоФдится подачей импульса сдвига по первому сдвиговому выходу бпоком 1 управления, Одновременно импульс сдвига подается по второму сдвиговому45выходу бпока 1 управления на цепьсдвига регистра 5 частного. Дапее производится формирование следующей цифры частного.После получения требуемого чиспацифр частного подаются импульсы со 50второго сдвигового выхода блока 7управления на цепь сдвига частного черезэлемент 6 ИЛИ и на вход вычитаниясчетчика 9. При обнупении счетчика 9дешифратор 8 нуля выдает сигнал прерь.вания импульсов. Таким образом,частное сдвигается влево на такое жеколичество разрядов, на какое первоначально бып сдвинут депитепь.646331 НИИПИ Заказ 113/39раж 779 Подписное Эффективность изобретения закпючается в повышении быстродейств .яустройстоа за счет сдвига делителявлево до тех пор, пока в старшем разряде регистра делителя не будет записана единица,Уменьшение времени получения частного по сравнению с известным устройством происходит вследствие того, чтопри попучении первой цифры частного в 1 Оизвестном устройстве депитепь необходимо вычитать из депимого до полученияотрицательного остатка,Время вычитания находится в прямопропорционапьной зависимости от вепичины превышения ценимого над делителем,время же, необходимое дпя сдвига депитепя, находится в логарифмическойзависимости от величины превышения.Отсюда видно, что время, необходимое 0дпя сдвига, будет меньше времени вычитания децитепя из депимогов известном устройстве. 25формупа изобретения Устройство дпя деления двоичных чисел, содержащее регистр делимого, регистр делителя, регистр частного, сумматор, бпок управления, первый выход которого соединен с управпяющим входом регистра депимого, информационный вход которого соединен с выходом сумматора, выход75 регистра делимого соединен с первым информационным входом сумматора, второй информационный вход которого соединен с выходом регистра депитепя, управпяющий вход сумматора соединен со вторым выходом блока управления, третий выход которого соединен с первымуправляющим входом регистра делителя,вь 1 ход переноса старшего разряда сумматора соединен со входом блока управления, четвертый выход которого соединенс первым управпяющим входом регистрачастного, о т и и ч а ю щ е е с ятем, что, с цепью повьлпения быстродействия,в устройство введены элемент,ИЛИ, дешифратор нупя, реверсивныйсчетчик, бпок регистрации нуля и единицы, первый выход которого соединен совторым входом регистра депитепя и суммирующим входом реверсивного счетчика,второй выход блока регистрации нуля иединицы управпения соединен с первымвходом элемента ИЛИ и вычитающимвходом реверсивного счетчика, третийвыход блока регистрации нуля и единицысоединен с установочным входом реверсивного счетчика, выходы которого соединенысо входами дешифратора нупя, выход которого соединен с первым входомблока регистрации нуля и единицы, втсрой вход которого соединен с выходомстаршего разряда регистра депитепя;пятый выход блока управления соединенсо вторым входом элемента ИЛИ, выходкоторого соединен со вторым управляющим входом регистра частного,ИстоЧники информации, принятые вовнимание нри экспертизе 1. Авторское свидетепьство СССР %424147, кл, 6 06 Г 7/52, 1974.2. Карцев М, А, Арифметика цифровых машин, изд, Наука, 1969, с. 492. илиад ППП Патент",Ужгород,ул. Проектная,4