G06F 7/39 — G06F 7/39

Номер патента: 718843

Опубликовано: 29.02.1980

Авторы: Ерухимович, Зелькин

МПК: G06F 7/39

Метки: умножения

...содержащее два преобразо вателя код - вероятность, генератор псевдо 5случайных чисел, элемент И, счетчик результата, причем счетный вход счетчикарезультата подключен к выходу элементаИ, первйй вХбдкоторого подсоединен к выходу первого преобразователя код в вероность, разрядные входы которого соедине " " "" ны ссоответствующими выходами генератбра псевдослучайных чисел, введейы новыесвязи: второй вход элемента И соединен свыходом второго преобразовагеля код в5роятность, =е (=1, , л) разрядныевходы которогосоединены с (и -- 1) выходами генератора псевдослучайных чисел,На чертеже представлена схема данногоустройства.Ойа содержит генератор 1 псевдослучаиных чисел, преобразователи 2, 3 код в вероятность, регистры 4, 5, элемент И в И...

Номер патента: 723570

Опубликовано: 25.03.1980

Автор: Кузин

МПК: G06F 7/39

Метки: сдвига

...шину 24 и проходит через элементы И 14, ИЛИ 10 и ИЛИ 12, осуществляя сдвиг на два разряда одновременно четных и нечетных разрядов. В первый и второй младшие разряды вспомогательного регистра записываются нули. По второму временному такту сдвинутая информация переписывается в основной регистр импульсом записи, поданным на шину 23. При выполнении операции поразрядного деления частное записывается последовательно в регистр и продвигается в сторону старших раэ. рядов со сдвигом на один разряд. Для последовательной записи частного в регистр подается разрешающий сигнал сдвига на один разряд на шину 25, Триггер управления 18 устанавливается в исходное нулевое состояние подачей сигнала на вход 27, Частное подается на информационный вход...

Номер патента: 723571

Опубликовано: 25.03.1980

Авторы: Глухова, Пешков

МПК: G06F 7/39

Метки: десятичных, умножения, чисел

...сигнал, по которому начинает выполняться первый такт сложения; осушествляется вычитание единицы из кода младшей гетрады, регисгра 3 множителя, разрешается пере- З 5 дача в тетрадь 1 сумматора 1 для сложения кодов гегрзд регистра 2 или 7. При этом, есл в процессе предыдущего суммирования в тетраде сумматора 1 возникает перенос, то в соогветствующем разряде регистра переноса устанав ливаегся "1", что обеспечивает передачу в эту тетраду сумматора для суммирования кода соог ветствуюшей тетрады регистра 7. Если на предшествующем сложении в данной тетраде не возникает перенос, то соответствующий разряд ре 45 гисгра 4 переноса остается в нулевом состоянии, что обеспечивает открывание соответствуюшего разряда блока 6 занесения, что в...

Номер патента: 732865

Опубликовано: 05.05.1980

Авторы: Артеменко, Дергачев, Лысенко, Попов

МПК: G06F 7/39

Метки: деления

...7 производит анализ старшихразрядов делителя Х, формируя адреспервого коэффициента, допустим ОБлок 6 односторонней памяти засылаетатот коэффициент в блок 5 формированияи суммирования частичных произведений,Блок 5 производит перемножение этогокоэффициента на делитель Х, формируя 45(промежуточный результат 1, Л=Ох .Затем блок 6 засылает в блок 5 Формирования и суммирования частичныхпроизведений следующий коэффициент О,Блок 5 производит сложение атого коэф-, 5 Официента с промежуточйым результатом 7.Полученная величина У в блоке 5умножается опять на делитель Х, полу 55чая новый промежуточный результат 7 ,у =2 хДалее блок 6 засылает в блок 5 формирования и суммирования частичных 865произведений следующий коаффициент О который суммирует с...

Номер патента: 734682

Опубликовано: 15.05.1980

Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Персов, Шагивалеев, Щетинин, Ярмухаметов

МПК: G06F 7/39

Метки: деления

...сдвиговой 14.Тк, например, при комбинации выбранных разрядов остатка 000 очередные два разряда частного будут 00. В этом случае остаток, находящийся на регистре остатка 1, сдвигается влево на два разряда, и этот сдвинутый код является новым остатком. На регистр выбранных разрядов остатка 12 через коммутатор 14 поступают выбранные разряды нового остатка, в дополнительный регистр 13 заносится код 00 и сдвигается влево на два разряда.При комбинации выбранных рзрядов остатка 001 очередные два разряда частного могут быть либо 01, либо 00. В этом случае на первую информационную шину 3 поступает остаток из регистра остатка 1, а на вторую информационную шину 7 поступает делитель из регистра делителя 4, и в сумматоре 8 по сигналу из блока...

Номер патента: 734683

Опубликовано: 15.05.1980

Авторы: Дивин, Иртегов, Канова, Орехова, Солодилов

МПК: G06F 7/39

Метки: п-разрядных, умножения, чисел

...11, то преобразование множимого в дополнительный ход производится в следующем (втором) такте умножения. Получающаяся в первом также умножения сумма по гпод 2 с выхода сумматора 1 записывается в регистр 2 частичных произведений, а поразрядные переносы с выходом переносов того же сумматора 1 - в регистр 3 переносов. Поразрядные переносы, которые образуются на выходе первого и третьего дополнительных разрядов сумматора 1, поступают соответственно на первые входы второго и четвертого дополнительных разрядов сумматора 1, т,е. названные разряды сумматора охвачены попарно сквозным переносом. Перенос же с выхода п-го разряда сумматора 1 записывается в (и+1)-ый разряд регистра 3 переносов через элемент И 9, открываемый нулевым сигналом с...

Номер патента: 739531

Опубликовано: 05.06.1980

Авторы: Брюхович, Карцев

МПК: G06F 7/39

Метки: умножения

...накопления переносов 5 соответственно, Входй блока4 подключены к первой группе выходов блока формирования частичных произведений 3, вторая группа выходовкоторого подключена к первой группевходов блока поразрядного накопления переносов 5, вторая группа входов которого подключена ко второйгруппе выходов блока 4. Первая и . 30вторая. группы входов блока формирования частичных произведений 3 под"ключены к выходам регистра множимого1 и регистра множителя 2 соответственно. 35Устройство работает следующим образом,Сигналы, соответствующие значениям множимого и множителя, поступают с выходов регистров 1 и 2 навходы блока формирования частич.ных произведений 3, на выходах которого Формируются сигналы, соответствующие результату умножения. каждого...

Номер патента: 741265

Опубликовано: 15.06.1980

Автор: Скрипицына

МПК: G06F 7/39

Метки: множителя, разрядов, умножения

...реализуя операцию (2 Р+1) М 22 ф"к четвертый сигнал управления, подаваемый на коммутатор 6, при сваив ает данному числу Вк в соответствии со значением (1 к+1)-ым разрядом множителя+ , если хЕ=Ои- , если х 0, = 1; нужный. знак, в результате чего в сумматор 2 передается значениеВ. =+ (2 Р +1)М 2 б 2 фкУмножение на данный п-разрядныи множитель осуществляется за к тактов, в каждый из которых аналогичным образом вырабатывается один из членов В.Пример работы устройства для случая и = 11 (фиг.2). При этом устройство содержит регистр 1 мноЖителя, сумматор 2, блок .3 управления, блоки умнОжения множимого на константы 1,3,5 и 7 соответственно 4 А,4,4 э и 44, блоки элементов 5 А,52,5 э и 54 для выдачи содержимого блоков 4,4 4 и 4 4 умножения...

Номер патента: 742933

Опубликовано: 25.06.1980

Авторы: Глухова, Пешков

МПК: G06F 7/39

Метки: деления, десятичных, п-разрядных, чисел

...управления. Сигнал с выхода 11 поступает на управляющий вход дополнительного регистра, управляя запоминанием в регистре 4 содержимого 2 п старших десятичных разрядов регистра 3 (кода восьмикратного делителя). Кроме то-,о, сигнал с выхода 7 блокау : влепи: поступает на первый управляю 1 цп 1: вход регистра 2 частотного, выполняязапсссш;с единицы в младший разряд ре 5 г стра 2. Данная единица гасится во время первого такта первого цикла и сохраняется во всех остальных случаях.Одновременно по сигналу генератора 16импульсов формируется сигнал на выходе10 14 блока управления, Кроме того, срабатывает элемент НЕ 25 и четвертый элемент И 21, обеспечивая формирование сигнала на выходе 13 блока управления, Сигнал с выхода 13 поступает на первый...

Номер патента: 742935

Опубликовано: 25.06.1980

Авторы: Гордиенко, Курт-Умеров

МПК: G06F 7/39

Метки: множительно-делительное, цифровое

...и четвертой, шестой и седьмой 65ходах блоков 1-5 вычитания образуются приращения входных величин х, ду, дЧ ьИ, Выходы ячеей 9 и 10 памяти подключены к блоку 13 вычитания, на выходе которого образуется разность И-г. 5Иножительно-делительная операция осуществляется за 4 такта. В первом такте сигнал с первого потенциального выхода регистра 26 сдвига поступает на управляющие входы элементов 14 и 16 И и через элемент 11 ИЛИ на управляющий. вход элемента 12 И и открывает их. Одновременно с первого импульсного регистра 26 сдвига через элемент 27.ИЛИ формируется сигнал на установку счетчиков 21 и 22 в нулевое положение. Таким образом, через элемент 16 И на один иэ входов преобразователя 20 поступает сигнал Ч+дЧ со входа блока 2...

Номер патента: 744562

Опубликовано: 30.06.1980

Авторы: Глухова, Пешков

МПК: G06F 7/39

Метки: деления, десятичных, чисел

...переноса из им соответствующихтетрад сумматора 1 на предыдущем такте сложения - вычитания, т, е. в зависимости от состоя ния соответствующего разряда регистра 5. Если блок 6 управления вырабатывает сигнал ъ+" З 0 на, своем выходе 17 и если соответствующийразряд регистра 5 переносов установлен в "1" (на предыдущем такте сложения - вычитания в данной тетраде сумматора 1 возник перенос), то коммутирующий узел 20 передает на вход этой тетрады сумматора 1 содержимое соответствующей тетрады регистра 4 с ее прямых выходов (тетраду делителя, увеличенную на шесть) для сложения с данной тетрадой сумматора 1 на следующем такте, Если блок 6 управления на своем выходе 17 вырабатывает сигнал "+", но соответствующий разряд регистра 5 находится в...

Номер патента: 744563

Опубликовано: 30.06.1980

Автор: Фет

МПК: G06F 7/39

Метки: умножения

...которым сок выходам элементов И. ответствуют единичные сигналы на одНа чертеже приведена функциональная схема устройства для умножения.Работа устройства основана наУстРойство содержит а-разрядныйследующих соображениях (дост ат очнорегистР 1 множимого, щ-разрядный о РассмотРеть случай, когда щ - четное),регистр 2 множителя многовходовыйЕсли количество единиц в кодеиодноразрядный (по едовательный д множителя ( меньше или равно .ф товыПолняется обычное умножение прямых(щ+1) -ый разряд 4 регистра множи кодов сомножителей (А к В) Если жеэлемент 5 НЕ, элементы б 7 и 8 И7 в , то вместо этого множимое АЭлемент 9 ИЛИ, преобразователь 10умножается на условныймножитель1прямого кода в обратный преобр з в В, так как при этом получатель 11...

Номер патента: 744564

Опубликовано: 30.06.1980

Авторы: Лужецкий, Стахов

МПК: G06F 7/39

Метки: деления

...равно 102, делитель 5, то в исходном состоянии в регистре 1 делимого записывается р-код фибоначчи числа 102, в регистре 4 делителя - р-код Фибоначчи числа 5; содержимое регистра остатка 3 и регистра частного 8 равно нулю. НулеВое число последовательности обобщенных чисел фибоначчи, формируемое генератором б, равно обратному р-коду ,фибоначчи делителя.Под действием управляющих сигналоз, поступающих иэ блока 7 управления, генератор б начинает формировать обратные р-. коды фибоначчи чисел последовательности, приведенной в таблице. Код с выхода генератора 6 поступает на второй вход сумматора 2, который осуществляет сложение этого кода с кодом делимого. При этом на вход переноса младшего разряда сумматора 2 постоянно подается единица, т.е,...

Номер патента: 746511

Опубликовано: 05.07.1980

Автор: Воробьев

МПК: G06F 7/39

Метки: множительно-делительное

...с разряда 19 у шесть - разрешение с разрядов 19 и 21 семь -разрешение с разрядов 19 и 20 у Зо."ейь " разрешение с разрядов 19, 20и 22; девять - разрешение с разрядов19, 20, 21 и 22. Группа элемейтов 29ИЛИ производит сложение импульсоввсех декад 23, при этом все импульсыстрого разнесены во времени. Импульсы каждой последующей декады расположены в местах переноса десятого импульса предыдущей декады,Рассмотрим работу устройства напримере умножения двух чисел 785и 0,643., Точное произведение указанных выше чисел равно 504, 755, Округленныйрезультат произведения с точностьюдо единицы третьего знака будет 505,до единицы четвертого знака - 504,8.Запятая взята чисто условно поскольР 10ку во всех других случаях недостаю,щие разряды в...

Номер патента: 748409

Опубликовано: 15.07.1980

Авторы: Павленко, Петущак

МПК: G06F 7/39

Метки: двоичнодесятичных, умножения, чисел

...блока 1 уд воения множимого через блок сдвига на сумматор частичных произведений со сдвигом на один десятичный разряд влево. В результате последующего анализа тетрвд множителя обнаруживаются единицы . в 25 третьей и пятой тетрадах и множимое передается на сумматор частичных произведений со сдвигом соответственно на два и четыре десятичных разряда влево. После нахождения всех тетрад множителя, со держащих единицы в разряде 2, БООЦо дает разрешение на проведение второго цикла умножения. В начале второго цикла по сигналу 35 БООЦ 5 осуществляется удвоение содержимого блока 1 удвоения множимого. Удвоение осуществляется сдвигом кода множимого на один двоичный разряд влево и последующей коррекцией полученного при 40 сдвиге числа, Коррекция...

Номер патента: 748410

Опубликовано: 15.07.1980

Авторы: Белецкий, Гузенко, Евдокимов, Стасюк

МПК: G06F 7/39

Метки: двоичных, деления, чисел

...третьего сумматора 7 . Третьи одноименные входы одноразрядных сумматоров 47,52 младших разрядов сумматоров 6 и 7 подключены к (0+2) и (Н) ьходам 12, 13 делимого соответственно. 30Работу предлагаемого устройства поясним на примере определения частного .делимого Ъ и делителя О, предварительно представленных в разрядной форме в виде следующей зависимости; 35 1 где Ь - разрядный вектор, определяемый0+1)на основании зависимости вида6+1)б) ,) (4)Я")- величина, принимающая значения) 2 Ь") о (5)ю ЯИ- модули ве въ 6) " Иэ выражения (1) очевидно, что при ;1 = 1 Ъ " =Ь Я) =2 . Знак частного при этом положителен, если знаки делимого и делителя одинаковы, и отрицателен в противном случае, Поскольку положительный и отрицательный знаки делимого и...

Номер патента: 748411

Опубликовано: 15.07.1980

Авторы: Волковыский, Попов

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...+ВС.Данное устройство позволяет существенно сократить время выполнения,1 многократных умножений по сравнению с прототипом. 50 О О О О О О 1 1 1 3 74841Целью изобретения является повышение быстродействия устройства при выполнении многократных умножений.Для достижения этой цели в устройство введены дополнительный регистр множите 5 ля и преобразователь кодов, причем выходы старших разрядов регистра множителл 3 и дополнительного регистра множителя соединены со входами преобразователя кодов, выход преобразователя кодов соединен с 10 управляющим входом блока формирования частичных произведений, входы регистра множителя и дополнительного регистра множителя соединены с выходами регистров поразрядных сумм и поразрядных переносов...

Номер патента: 748412

Опубликовано: 15.07.1980

Авторы: Волковыский, Попов, Совкова

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...разрядов множителя. Висходном состоянии в регистре 1 записаномножимое, в регистрах 6 и 7 две компененты (двухрядный код) множителя, регистры 4 и 5 - в нулевом состоянии. Младшие разряды двухрядного кода множителяподаются с регистров 6 и 7 на входысумматора 8, где производится их суммирование,Сумма с выкода сумматора 8 поступает на управляющий вход блока формирования частичных произведений 2, а переносиз старшего разряда сумматора 8 поступает на узел задержки 9, где задерживается на один такт и добавляется к млЖшему разряду сумматора 8, Блок формирования частичных произведений 2 формирует частичные произведения, равные нулю,множимому 5, удвоенному множимомуили инверсному коду множимого (последние два значения возможны только...

Номер патента: 767758

Опубликовано: 30.09.1980

Авторы: Долинский, Кривего, Шабунина

МПК: G06F 7/39

Метки: ограничения, цифровое, чисел

...(Р) предназначен для хранения операнда, т.е. результатапредыдущей операции или вводимойив ЗУ ограничиваемой величины. Фиксирует значение результата исполнения текущей операции.Сумматор 4 (СМ) совместно с преобразователями 5 и 12 кода предназначен для преобразования исходнойинформации в результат текущейоперации,Блоки б, 13, 14 анализа знакови блок 15 анализа переполнения разрядной сетки предназначены дляопределения алгоритма исполненияоперации сумматора. Группы элементов 8 и 9 И передачи кодов и группа элементов 10 ИЛИ осуществляютпрямую или со сдвигом влево передачу результата на вход регистра 3результата. Элемент 11 И осуществляет подачу единицы в младший(И-ый) разряд сумматора 4 в случаяхобращения кода из прямого в...

Номер патента: 773618

Опубликовано: 23.10.1980

Автор: Шостак

МПК: G06F 7/39

Метки: деления

...вычитатепи 1 -7, регистр 8 делимого, регистр 9 делителя, сдвиговый регистр 10 частного,коммутатор 11, щифратор 12 цифр. частного, выходы 13-19 знаковых разрядов вычитателей 1-7.4Используемые в устройстве вычитатели 1-7 предназначены для формирования остатка при соответствующем значении трех цифр частного, Для каждого вычитателя указаны значения трех двоичных цифр частного, значения уменьшаемого, вычитаемого и разности (Х-делимое, Ц -делитель),Предполагается, что Х и у - правильные нормализованные дроби, причем ХУ. К.=ВЪХ чВВ" В"чВВВ.чВ вЪВЪ 1 О 1 О О 1 О 0 1 О О 17736 20 Устройство для деления, содержащее вычитатели, регистры делимого и делителя сдвиговый регистр частного, коммутатор и шифратор цифр частного, причем выходы регистра...

Номер патента: 781809

Опубликовано: 23.11.1980

Авторы: Бальва, Зарановский, Самойлов

МПК: G06F 7/39

Метки: множительное

...формируется вечна Х 1) 1 Х 1 а, через первый элемент ИЛИ 8 на вход блока 4 умножения сомножителя на единичное приращение. Величи на х 1 со счетчика второго сомножителя поступает через коммутатор 3 на вход блока 4 умножения сомножителя на единичное приращение, а с выхода этого блока - на вход сумма. тора 5. В накапливающем сумматоре 5 и 20 счетчике в старших разрядов невязки формируется величина25Произведение двух сомножителей находится тогда, когда единичные приращения сомножителей и произведения после каждого цикла меняют знак, т.е. когда в счетчиках сомножителей хранятся величины, равные задаваемым числам или меньшие на единичное приращение, а бэо после каждого цикла меняет знак. Величина произведения че хранится в устройстве, а равна...

Номер патента: 781810

Опубликовано: 23.11.1980

Авторы: Зарановский, Мамченко, Самойлов

МПК: G06F 7/39

Метки: делительное

...невязки соединен с выходом второгоэлемента ИЛИ 9. Один вход формирователяединичных приращений частного соединен со зна.ковым разрядом счетчика 6 старших разрядовневязки, а другой соединен с знаковым разрядом счетчика делителя.Устройство производит умножение в соответствии со следующей системой уравнений-811(ГП ) (1) (с) ( с)(к), (к-), (к) (к) (к) (к) (к)Устройство работает следующим образом.Перед началом вычисления счетчики и накапливающий сумматор устанавливаются в нулевоесостояние, После этого одновременно на входустройства поступают приращения делимогои делителя и вырабатывается единичное прира.щение частного,Подготовка устройства к выдаче единичногоприращения частного производится за одинцикл, который выполняется за два такта....

Номер патента: 786592

Опубликовано: 07.12.1980

Авторы: Аредов, Слюсарев, Храмцов

МПК: G06F 7/39

Метки: двоичных, умножения, чисел

...повышение степени очистки от радионуклидов.Согласно настоящему изобретению укаэанная цель достигается тем, что в способЕ очистки радиоактивного масла путем введения осаждающего радионуклиды реагента,и последующего удалений осадка в качестве реагента используют .активную окись кальция.Способ поясняется примером его реализации для очистки радиоактивного масла, выделенного при переработке трапных вод атомной электростанции.Окись кальция (техническая) вводится в масло в виде порсшка в количестве 25-40 г/л при интенсивном перемешивании в течение 3-5 мин.Затем масло отстаивается два-три дня, после чего,.очищенное масло отделяется от радиоактивного осадка, йапример,: декаитацией.Процесс очистки масла проходит следующим образом.При...

Номер патента: 809176

Опубликовано: 28.02.1981

Авторы: Китаев, Михайлов

МПК: G06F 7/39

Метки: деления

...выходами блока задания делителя, выходы поразрядных узлов сравнения соединены с управляющими входами коммутатора, выход старшего поразрядного узла сравнения подключен ко входу счетчика частного и ко входу установки буферного счетчика. эо 35 40 45 50 55 4На чертеже приведена блок-схема устройства,Устройство для деления содержит тактовый вход 1, коммутатор 2 импульсов, счетчик 3 делимого, блок 4 фиксации окончания деления, буферный счетчик 5, блок 6 сравнения, блок 7 задания кода делителя и счетчик 8 частного, Блок 6 сравнения состоит из поразрядных узлов 9 сравнения. Блок 7 задания кода делителя может быть выполнен, например, в виде коммутатора, подключающего один из регистров, в которые записано в параллельном коде значение делителя,...

Номер патента: 855656

Опубликовано: 15.08.1981

Автор: Натанзон

МПК: G06F 7/39

Метки: вычислительное, цифрочастотное

...блоков представлен К 5-триггер 13, установочный вход которого соединенс выходом элемента 7, обнуляющийвход соединен с неинвертирующим выходом триггера ба выход соединенс третьим входом элемента 8 и совходом счетчика 9 выходы которогоподключены к выходам счетчика 1,стробирующий вход которого подключен к инвертирующему выходу триггера 6, неинвертирующий выход которого соединен со стробирующим входомсчетчика 9,ЦиФро-частотное вычислительное устройство Фиг.1) работает следующим образом.На шину 10 поступает входной сигнал с частотой ГХ. Импульсы этого сигнала проходят через селектор 2и появляются на соответствующих, взависимости от состояния счетчика 1,выходах селектора 2. Посколькусчетчик 1 меняет свое состояние после переключения...

Номер патента: 888108

Опубликовано: 07.12.1981

Авторы: Алексеев, Барыбин, Братальский, Златников, Катковская, Кутынин, Солдатов, Субботин

МПК: G06F 7/39

Метки: умножения

...,множителя, а выход - с вторым вхо дом блока определения положительного результата, выход которого является выходом устройства умножения.На чертеже представлена блок-схема предлагаемого устройства.Устройство умножения содержит регистр 1 множимого, регистр 2 множителя, многорядную суммирующую схему 3, дешифратор 4 множителя, блок 5 подсчета количества переполнений, блок б определенияколичества отрицательных частичных произведений, блок 7 определения положительного результата.Первый выход многорядной суммирующей схемы и выход блока определения положительного результата являются выходами устройства.При выполнеии операции умножения содержимое регистра множимого поступает на первый вход многорядной сум мирующей схемы в зависимости...