Буровиков

Номер патента: 262181

Опубликовано: 01.01.1970

Авторы: Буровиков, Мологин

МПК: G11C 29/00

Метки: запоминающее, оперативное

...схемой формирования адресав ячеек памяти (генератор 7 тактовых,импульсов, клапан 8,счетчик 9 ад,ресов ячеек памяти, собирательн ая схем а 10) .Контроль ОЗУ основан,на двукратном,воспроизведении и анализе информации в каждом машинном такте, .получаемой как результат реакции магнитных сердечников, составляющих ячейку памяти на координатные (пол ути.В режиме чтения в первом полутакте информация формируется по логике работыОЗУ; во втором полутакте, при регенерации,сигналы реакции сердечников, образуемые навыходе куб а накопительных матриц, строб,ируются и воспроизводятся,на,дополнительновводимом узле с памятью для целей контроля.Этим достигается достоверное обнаружениеошибки и возможность устранения последствий сбоя,В режи 1 ме:записи,...

Номер патента: 206894

Опубликовано: 01.01.1968

Авторы: Буровиков, Котелюк

МПК: G06F 11/16

Метки: блоков, вычислительныхмашин, исправности, оборудования, цифровых

...6; и т. д.2) 1; 2 и 3; 4 и 5; 6 и 7 и т. д.Соответственно получаются и две контрольные последовательности сигналов.Имея ввиду, что из каждых двух импульсовбудет сформирован один, легко проверить, что если в исходной последовательности пропадает любое число сигналов (не равное единице), то по крайней мере в одной из контрольных последовательностей отсутствует нечетное число импульсов, Следовательно, если исходную последовательность 1 сигналов и две контрольные анализировать с помощью схем типа фиг, 1, то с вероятностью, равной единице, обнаруживается ошибка любой кратности, т. е. отсутствие любого числа импульсов в исходной последовательности.В схеме (фиг. 2) применяются ферритовые кольца с прямоугольной петлей гистерезиса, образующие...

Номер патента: 189621

Опубликовано: 01.01.1966

Авторы: Буровиков, Геллер

МПК: G06F 11/14, G06F 12/00

Метки: блоком, вычислительной, запоминающее, цифровой

...памяти. В дополнительном канале информация запоминается без преобразований и хранится в течение двух тактов работы ЗУ по данному адресу для сравнения с результатом, полученным в основном канале. При втором обращении в данную ячейку считывается поразрядная инверсия исходного кода, над которым вторично выполняется операция поразрядного инвертирования в основном канале,В результате двукратного преобразования информации содержимое основного и дополнительного каналов будет различаться на величину ошибки и совпадать при исправном оборудовании.Используемый в предложенном устройстве способ контроля с двукратным применением операции поразрядного инвертирования исходного кода позволяет обнаруживать ошибки любой кратности,Рассмотрим пример...