Буферное запоминающее устройство

СОЮЗ СОВЕТСКИХ ЦИАЛИСТИЧЕСКИ СПУБЛИК Р 120 ВИДЕТЕЛЬСТВУ регистр, сдвиговые регистры, компара.тор, сумматор по модулю два и накопитель, соединенные между собой. всоответствии с выполняемыми Функциями, Изобретение позволяет накапливать произвольно во времени поступающую от источника информацию, Формировать из нее массивы одинаковогоразмера и передавать их стартстопно-.му приемнику информации, а получатьмассивы такого же или меньшего объепереприем-. йство потока от ст дават позволяет ого (синхронии к стартак и отинформации ому) ее приоих случаях устройством тва накопног ) фрацстопному ее приемнику,стартстопного источникак асинхронному (синхроннемнику, осуществляя в оуправление стартстопнымв зависимости от количеленной в устройстве инф рма лы, 2 ил. СУДАРСТВЕНКЫЙ КОМИТЕТ СССР ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР Р 832762, кл. Н 0425/38, 1981.Авторское свидетельство СССР Р 932566, кл. С Об Р 12/00, 1982.(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, а именно к устрой.ствам для обработки и хранения цифровой информации, и может быть использовано при необходимости согласования устройств, работающих с различными темпами обработки информации. Цель, изобретения - расширение области применения устройства за счет адаптации устройства к виду и скорости принимаемой и выдаваемой информации.Устройство содержит группы элементов И и ИЛИ, элементы И, НЕ, ИЛИ-НЕ, НЕИЛИ, НЕ-И, триггеры, счетчики адресов записи и считывания, выходной ртстопного источника в произвольном темпрмации. При этом уст изменять направлени ормации как асинхроно источника ин о м1 12Изобретение относится к вычислительной технике и может использоваться в устройствах передачи данных.Целью изобретения является расширение области применения за счетадаптации устройства к виду и скорос.ти принимаемой и выдаваемой информации.На Фиг. 1 представлена схема устройства 1 на Фиг. 2 - функциональнаясхема блока управления.Устройство содержит (фиг. 1) первую 1, вторую 2, третью 3 и четвертую 4 группы элементов И, первую 5и вторую 6 группы элементов ИЛИ,счетчик 7 адресов записи, счетчик 8адресов считывания, первый 9, второй10 и третий 11 элементы И, первый12, второй 13, третий 14, четвертый15 и пятый 16 триггеры, сумматор 17по модулю два, компаратор 18, элементНЕ-ИЛИ 19, блок 20 управления, накопитель 21, выходной регистр 22.Блок 20 управления (фиг. 2) содержит первый 23 и второй 24 сдвиговые регистры, первый 25, второй 26,третий 27 и четвертый 28 элементы НЕ,первый 29 и второй 30 элементы НЕ-И,первый 31, второй 32 и третий 33элементы ИЛИ-НЕ,Кроме того, устройство имеет входы с первого по четвертый 34-37 ивыходы с первого по четвертый 38-41.Группы 1 и 2 элементов И совместно с группой 5 элементов ИЛИ могутбыть выполнены на микросхемах 564 ЛС 2так же, как и группы 3 и 4 элементовИ совместно с группой 6 элементовИЛИ. Счетчики 7 и 8 могут быть выполнены на микросхемах 564 ИЕ 10, элементы И 9-11, НЕ-И 29 и 30 и элементыИЛИ-НЕ 31-33 - на микросхемах 564 ЛЕ 5,триггеры 12-16 - на микросхемах564 ТМ 2, сумматор 17 по модулю два -на. микросхемах 564 ЛП 2, компаратор18 - на микросхемах 564 ИП 2, элемент .НЕ"ИЛИ 19 - на микросхемах 564 ЛА 7,накопитель 21 - на микросхемах 564 РУ 2выходной регистр 22 - на микросхемах564 ТМ 2 с объединенными К- и С-входамн триггеров, сдвиговые регистры 23и 24 - на микросхемах 564 ИР 2, элементы НЕ 25-28 - на микросхеме 564 ЛН 2.Устройство работает следующимобразом.Перед началом любого пз режимов"Прием информации" или "Выдача информации" на устойчивый вход устройствапоступает импульс установки, сбрасы"42968 2 5 1 О 15 20 25 ЗО 35 40 45 50 55 вающий все триггеры, счетчики и регистры в исходное (нулевое). состояние,В режиме Прием информации сигналприем на вторых входах элементовИ третьей группы 3 и второй элементИЛИ второй группы 6 импульсов тактовой частоты записи, сопровождающейвходную информацию на вход синхронизации первого триггера 12, которыйпереходит в состояние "1", и при нахождении триггера 15 в состоянии"О (нет считывания информации в дан.ный момент) элемент И 9 разрешаетвключение триггера 14 по первому импульсу опорной частоты, постоянноприсутствующей на входе устройстваи на входе 36 блока управления.Сигнал с выхода триггера 14 (сигнал разрешения записи) поступит навторой управляющий вход накопителя21 (вход "Запись-чтение"), разрешитпрохождение кода адреса с выходасчетчика 7 адресов записи через груп"пу 1 элементов И и группу 5 элементовИЛИ на адресные входы накопителя 21.Также этот сигнал поступает на счетный вход счетчика 7, который по егозаднему Фронту изменит свое состояние (содержимое счетчика увеличитсяна единицу) и на первый вход 34 блока 20 управления, в котором при этомзаписываются в сдвиговый регистр 23и сдви:гаются в нем символы 1 покаждому такту опорной частоты,В течение временного интервала,когда на выходе сдвигового регистра23, подключенному к входу элементаНЕ 25, логическая "1", а на выходе,подклкченном к .второму входу элемента НЕ-И 29, логический "0", элементНЕ-И 29 сформирует импульс, которыйначнется позже, а окончится раньшесигнала разрешения записи на время,кратное периоду опорной частоты,этому периоду будет кратна и длительность упомянутого импульса, которьйчерез элемент ИЛИ-НЕ 31 поступит навыход 38 блока 20 управления и напервый управляющий вход накопителя21 (вход выбора. кристалла).Счи:тывание информации из накопителя 21 не происходит до тех пор,пока старший ра.зряд счетчика 7 адресов записи не изменит свое состояниена "1" (т,е. пока не будет заполненоне менее половины накопителя 21),при этом включится триггер 16 и разрешит прохождение импульсов тактовойчастоты считывания через третий эле2968 4ИЛИ-НЕ 32 и 33 соответственно, черезэлементы ИЛИ-НЕ 32 и 33, элементыНЕ 27 и 28 и выходы 40 и 41 блока 20управления на установочные входытриггеров 12 и 13 соответственно поступят сигналы сброса так же, как ипри поступлении на установочный входустройства импульса установки устройства в исходное состояние, которыйпоступит на вход 37 блока 20 управления, на вторые входы элементовИ-НЕ 32 и 33 и через инверторы 27 и28 - на установочные входы триггеров12 и 13 соответственно.Сброс триггеров 12 и 13 приведетк записи символов "0" в триггеры 14и 15 и в сдвиговые регистры 23 и 24соответственно,Входная информация поступает наинформационные входы накопителя черезчетвертыйи последующие элементы Игрупп 3 и четвертый и последующиеэлементы ИЛИ группы 6.В режиме "Прием информации" информация стартстопному управляемому приемнику информации выдается массивами,равными по величине половине объеманакопителя 21, независимо от скорости и неравномерности поступления информации от источника информации.В режимеВыдача информации" устройство работает аналогично режиму"Прием" со следующими отличиями.Вместо группы 3 элементов И сигналы проходят через группу 4 элементов И,Сигнал "Запрос" сформируется приусловии совпадения старших разрядовсчетчика 7 адресов записи и счетчика8 адресов считывания, при этом сигнал "Запрос 1 формируется на выходесумматора 17 по модулю два или приусловии, если содержимое и - 1 младших разрядов счетчика 7 адресов записи не больше содержимого и - 1младших разрядов счетчика 8 адресовсчитывания, при этом сигнал "Запрос"формируется на выходе компаратора 18,На выход "Запрос" устройства любойиз упомянутых сигналов поступает через элемент НЕ-ИЛИ 19 и первые элементы И группы 4 и ИЛИ группы 6.Таким образом, запрос на началовыдачи очередного массива выдаетсястартстопному источнику информациипри условии, если свободного - неменее половины объема накопителя 21,Триггер 16 разрешает прохождение тактовой частоты считывания через элеФз 124 мент И группы 3, третий элемент ИЛИ группы 6 и элемент И 11 на вход синхронизации триггера 13.Одновременно, в результате сравнения состояний старших разрядов5 счетчика 7 адресов записи и счетчика 8 адресовсчитывания на выходе сумматора 17 по модулю два появится сигнал "Запрос", который через первый элемент И группы 3 и первый элемент ИЛИ группы 6 выдает приемнику информацию для запроса на считывание им из устройства информации.Импульсы тактовой частоты считывания переводят в состояние "1" триггер 13 и, если в этот момент нет сигнала, разрешающего запись на выходе элемента И 9, элемент И 10 разрешит включение триггера 15 по первому импульсу опорной частоты.Сигнал с выхода триггера 15 (сигнал разрешения считывания) разрешит прохождение кода адреса с выходов счетчика 8 адресов считывания через группу 2 элементов И и группу 5 элементов ИЛИ на адресные входы накопителя 21. Также этот сигнал поступит на счетный вход счетчика 8, который по его заднему фронту изменит свое состояние (содержимое счетчика уве 30 личится на единицу), и на второй вход 35 блока 20 управления, в который при этом записываются в сдвиговый регистр 24 и сдвигаются в нем символы "1" по каждому такту опорной частоты.В течение временного интервала, когда на выходе сдвигового регистра 24, подключенном к входу элемента НЕ 26, логическая "1", а на выходе подключенном к второму входу элемента НЕ-И 30, логический "0", элемент НЕ-И 30 аналогично элементу НЕ-И 29 при записи сформирует импульс, который через элемент ИЛИ-НЕ 31 и выход 38 блока 20 управления поступит на первый управляющий вход накопителя 21 (вход выбора кристалла).При записи символа "1" в разряд сдвигового регистра 24, выход которого подключен к выходу 39 блока управления, сигнал с этого выхода поступит на вход синхронизации выходного регистра 22, в который при этом перепишется информация с выходов накопителя 21.При записи символов "1" в разряды 55 сдвиговых регистров 23 при записи и 24 при считывании, выходы которых подключены к первым входам элементовмент И 11 только в том случае, если после включения одного из режимов объем записанной в накопитель информации достиг половины объема накопителя и старший разряд счетчика адресов записи изменил свое состояние.Технико-экономические преимущества предлагаемого устройства заключаются в том, что оно позволяет накапливать произвольно во времени поступающую от источника информациюформировать из нее массивы одинакового размера и передавать их стартстопному приемнику информации или получать массивы такого же или меньшего объема от стартстопного источника и передавать их в произвольном темпе приемнику информации.При этом предлагаемое устройство позволяет изменять направление потока информации как от асинхронного (синхронного) источника информации к стартстопному ее приемнику, так и от стартстопного источника информации к асинхронному (синхронному) ее приемнику, осуществляя в обоих случаях управление стартстопным устройством в зависимости от количества накопленной в буферном запоминающем устройстве информации,. 1Формула изобретения Буферное запоминающее устройство, содержащее группы элементов И, первую группу элементов ИЛИ, выходной регистр, счетчик адресов считывания, блок управления, триггеры, элементы И и накопитель, адресные входы которого подключены к выходам элементов ИЛИ первой. группы, первые входы которых подключены к выходам элементов И первой, группы, вторые входы - к выходам элементов И второй группы, первые входы элементов И первой и второй групп подключены к информационным выходам счетчиков адресов записи и считывания соответственно, выходы первого и второго триггеров подключены к первым входам первого и второго элементов И соответственно, выходы которых подключены к информационным входам соответственно третье" го и четвертого триггеров, выход третьего триггера подклкчен к счетно му входу счетчика адресов записи, к второму управляющему входу накопителя, к вторым входам элементов И пер 5 10 15 20 25 30 35 40 А 5 50 55 вой группы и к первому входу блокауправления, первый выход которогосоединен с первым управляющим входомнакопитепя, выход четвертого триггера соецинен с вторым входом блокауправления, со счетным входом счетчика адресов считывания, с вторым входом первого элемента И и вторыми входами элементов И второй группы, о тл и ч а ю щ е е с я тем, что, сцелью расширения области примененияза счет адаптации устройства к видуи скорости принимаемой и выдаваемойинформации, в него введены втораягруппа элементов И, элемент НЕ-ИЛИ,компаратор и сумматор по модулю два,причем первый .вход первого элементаИ третьей группы соединен с выходомсумматора по модулю два и с первымвходом элемента НЕ-ИЛИ, выход которо го подключен к первому входу первого элемента И четвертой группы, первыевходы второго .и третьего элементовИ третьей группы являются первымивходами записи и считывания соответственно устройства, первые входы второго и третьего, элементов И четвертойгруппы являются вторыми входами записи и считывания соответственно устрой ства, первые входы всех последующих.лементов И, начиная с четвертого,третьей и четвертой групп являютсяинформационными входами устройства,выходы элементов И третьей и четвертой групп соединены с соответствующими входами элементов ИЛИ второйгруппы, выход первого элемента ИЛИвторой группы является выходом "Запрос" устройства, выход второго эле- .мента ИЛИ второй группы соединен свходом синхронизации первого триггера, установочный вход которого подключен к третьему входу блока управления, выход третьего элемента ИЛИвторой группы соединен с первым входом третьего элемента И, второй входкоторого соединен с выходом пятоготриггера, вход синхронизации которо.го соединен с информационным выходомстаршего разряда счетчика адресовзаписи, вторые входы элементов Итретьей группы объединены и являютсявходом "Прием информации" устройства,вторые входы элементов И четвертойгруппы объединены и являются входом"Выдача информации" устройства, выход третьего элемента И подключен квходу синхронизации второго триггера, 1242968установочный вход которого подключен к четвертому выходу блока управления, выход первого элемента Иодключен к второму входу второго эле 5мента И, входы компаратора подключенык информационным выходам младших разрядов счетчиков адресов записи и считывания соответственно, выход компаратора соединен с вторым входом 10элемента НЕ-ИЛИ, входы сумматора помодулю два подключены к информацион-ным выходам старших разрядов счетчиков адресов записи и считывания соответственно, информационные выходынакопителя подключены к информационным входам выходного регистра, входсинхронизации которого подключен квторому выходу блока управлений,информационные входы накопителя подключены к выходам элементов ИЛИ второй группы, начиная с четвертого,объединенные между собой входы синхронизации третьего и четвертого триггеров и третий вход блока управления являются входом опорной частотыустройства, объединенные информационные входы первого, второго и пятоготриггеров являются входом логическойединицы устройства, объединенные установочные входы третьего, четвертого и пятого триггеров, счетчиков адресов записи и считывания, выходногорегистра и четвертый вход блока управления являются установочным входом устройства2 Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок управления содержит сдвиговые регистры,элементов НЕ-И, элементы ИЛИ-НЕ иэлементы НЕ, причем информационныевходы первого и второго сдвиговыхрегистров являются соответственнопервым и вторым входами блока управления, объединенные входы синхронизацим сдвиговых регистров являютсятретьим входом блока управления, первые выходы первого и второго сдвиговых регистров подключены к входампервого и второго элементов НЕ соответственно, выходы которых подключены к первым входам первого и второгоэлементов НЕ"И соответственно, выходы которых подключены к первому ивторому входам первого:элемента ИЛИНЕ соответственно, выход которогоявляется первым выходом блока управления, второй выход первого.сдвигового регистра подключен к второмувходу первого элемента НЕ-И и к первому входу второго элемента ИЛИ-НЕ,объединенные второй выход второгосдвигового регистра, второй вход второго элемента НЕ-И и первый входтретьего элемента ИЛИ-НЕ являютсявторым выходом блока управления, выходы второго и третьего элементовИЛИ-НЕ подключены к входам соответственно третьего и четвертого элементовНЕ, выходы которых являются соответственно третьим и четвертым выходами блока управления, объединенныеустановочные входы первого и второгосдвиговых регистров и вторые входывторого и третьего элементов ИЛИ-НЕявляются четвертым входом блока управления.,йш:щитаРлэ 2 ашипев:щук1 са,ивою - -шсощмт шит штсщсжщкь . жс ш влт тоаж шъ Я