Устройство для управления памятью

а 498620 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических(51) М. Кл.е С 06 Г 13,00 нием заявкис присоеди Государственный комитет Совета Министров СССР 3) Приоритет 3) УДК 681,327(088 ллетень1 бликовано 05,01.76 ло делам изобретен н открытий ния описания 22.03 а опублик(71) Заявитель 54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПАМ области вычислиуправления паеобразования адцессорам, коммуНедо ся невы Опис вестног образов первого ключ ен второго шинами ресных Это п нсоры 1, подклювания адресов, входами первоорого подсоедиоков 4, второй подключены к к соответствуютва 6. К шинам уферной памяти Изобретение относится к тельной техники.Известно устройство для мятью, содержащее блоки п ресов, подключенные к про таторы и адресные блоки. статком известного устройства являетсокое быстродействие,ываемое устройство отличается от изо тем, что в нем выходы блоков преания адресов соединены со входамикоммутатора, выходы которого поды ко входам адресных блоков. Выходы коммутатора соединены с выходными устройства, а входы - с выходами адблоков.озволяет повысить быстродействие устроиства. На чертеже изображена блок-схема пре ложенного устройства. Устройство содержит процес ченные к блокам 2 преобразо выходы которых соединены со го коммутатора 3, выходы кот иены ко входам адресных бл коммутатор 5, входы которого выходам блоков 5, а выходы -щим выходным шинам устройс б подключены входы блоков б7, выходы которых соединены со входами блоков оперативной памяти 8.Устройство работает следующим образом.Преобразование математического адреса в 5 физический выполняется внутри каждого процессора 1, и в общую память (блоки 8 и 7) процессоры обращаются по физическому адресу, Это дает возможность получить максимальную скорость обработки информации на О локальных регистрах процессоров 1, так какисключаются затраты времени на преобразование математического адреса в физический.В то же время блоки преобразования адресов 2 дают возможность в случае необходимо сти поставить в соответствие разным математическим адресам одни и те же физические адреса общей памяти (блоки 8 и 7) при выдаче адреса из процессора 1.Первый коммутатор 3 подключает процессо- О ры к общей памяти, содержащей блоки 8 и 7.Буферная память (блоки 7) полуассоциативно отображает некоторую часть общей оперативной памяти (блоки 8), нужную процессорам в данный момент обработки.5 Термин полуассоциативно объясняетсятем, что соответствие между оперативной и буферной памятями устанавливается для групп последовательных ячеек, называемых в дальнейшем секторами, в отличие от ассоциао тивности, предполагающей соответствие дляРедактор Л. Утехина Корректор В, Брыксина Заказ 423/16 Изд. ЛЪ 179 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, пр, Сапунова, 2 каждой ячейки, Адреса секторов, находящихся в данный момент в буферной памяти, хранятся в адресных блоках 4, При каждом обращениик памятй проверяется, находится ли среди них данный физический адрес. Это делается следующим образом. Адресные блоки 4 состоят, в основном, из регистров, содержащих адреса секторов оперативной памяти, а адрес самого регистра есть адрес сектора буферной памяти. Поэтому, сравнивая адрес, приходящий из процессора 1, с содержимым всех регистров адресных блоков 4, получаем в случае совпадения адрес совпавшего регистра, служащий адресом буферной памяти.В случае несовпадения необходима загрузка в буферную память сектора из оперативной памяти, после которой обычным способом выполняется обращение к буферной памяти.Важным свойством операции сравнения является то, что она распадается на две операции:- прямая выборка (выборка содержимого ячейки по адресу),- ассоциативная выборка (поиск нужной ячейки по содержимому),Поэтому в предложенном устройстве оравиенце начинается при передаче через первый коммутатор 3, с помощью которого выбирается один из адресных блоков 4. Затем осуществляется сравнение внутри адресного бло ка 4, на выходе которого формируется адресбуферной памяти,Адрес буферной памяти передается на входы второго коммутатора 5, с помощью которого выбирается блок буферной памяти 7. К 10 каждому блоку 7 подсоединены блоки 8, чтосущественно упрощает аппаратуру коммутации большого числа блоков оперативной памяти. Предмет изобретенияУстройство для управления памятью, содержащее блоки преобразования адресов, подключенные к процессорам, коммутаторы и адресные блоки, о т л и ч а ю щ е е с я тем, что, с 20 целью увеличения быстродействия устройства,выходы блоков преобразования адресов соединены со входами первого коммутатора, выходы которого подключены ко входам адресных блоков; выходы второго коммутатора соеди иены с выходными шинами устройства, а входы - с выходами адресных блоков.