Устройство управления доступом к общей памяти

,/ ВТО электронГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(71) Московский институтного машиностроения(56)1. Уие У.1, На 1 чегяоп К.Р. МаК 1 п 8, где шояг ог пы 1 гергосеяя 1 п 8 аког ппсгосоарцгегя. - "Сошрпг.0 ея,", 1982, 21 Кф 2, 101-106.2. БсЬпайг К.И. Аяупсгопопяяашр 11 п 8 шегЬод яипр 11 г 1 ея йиа 1- рогг тпешог 1 ея. - ЕЭИ, 1980, 25, й 8, 201-204 (прототип).(54)(57) УСТРОЙСТВО УПРАВЛЕНИЯ ДОСТУПОМ К. ОБЩЕЙ ПАМЯТИ, содержащее тактовый генератор, группу информационных регистров и группу выходных шинных формирователей, причем информационный вход устройства соединен с информационными входами информационных регистров группы, выходы которых соединены с информационными входами выходных шинных формирователей груп", пы, выходы которьм соединены с группой информационных выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности за счет увеличения каличества микропроцессоров, совместно использующих общую память в заданном интервале времени, ано содержит Формирователь одиночного импульса, .распределитель импульсов, первую, вторую, третью и четвертую группы элементов И, группу дешифраторов, группу Э-триггеров, группу входных регистров, первую, вторую и третью группывходных шинных формирователей, причем вход установки в "0" распределителя импульсов соединен с входом начальной установки устройства, первыйвыход тактового генератора соединенс выходом тактовых импульсов усчфройства, второй выход тактового генератора соединен с синхровходом распределителя импульсов и входом Формирователя одиночного импульса, выходкоторого соединен с первыми входамиэлементов И первой группы, вторыевходы которых соединены с первымивходами элементов И второй и третьей групп и выходами дешифраторовгруппы, группа адресных входов уст-.ройства подключена к входам дешифра"торов группы и соединена с информационными входами входных шинных формирователей первой группы, выходыкоторых соединены с адресным выходомустройства, группа входов записиустройства подключена к вТорым входам элементов И второй группы, выходы которых соединены с управляющимивходами входных регистров группы иинФормационными входами П-триггеровгруппы, группа входов считыванияустройства подключена к вторым входам элементов И третьей группы, выходы которых соединены с управлякмцими входами выходных шинных Формирователей, информационные входывходных регистров группы подключе,ны к группе информационных входовустройства, выходы входных регистров группы соединены с информационными входами шинных Формирователейвторой группы, выходы элементов И1160424первой группы соединены с управляющими входами информационных регистров группы и входных шинных формирователей третьей группы, информационные входы которых соединены с выходами П-триггеров группы и первыми входами элементов И четвертой группы, выходы входных шинных формирователей третьей группы подключены к выходу записи-считывания устройства, выходы элементов И четвертой группы соединены с управляющими входами входных шинньж формирователей второй группы, выходы которых соединены с информационнымивыходами устройства, 1-й выход распределителя импульсов подключен куправляющему входу -го входногошинного формирователя первой группы и соединен с третьим входом д-гоэлемента И первой группы, вторымвходом 1 -го элемента И четвертой группы и синхровходом 1-го1) -триггера группы= 1, ИгдеЧ- количество элементов в группе1Изобретение относится к цифровойвычислительной технике и предназначено для использования в мультипроцессорных системах на основе микропроцессоров и микроЭВМ, 5Известно устройство, обеспечивающее возможность использования общейпамяти двумя микропроцессорами, содержащее общую память, общий генератор тактовых импульсов, использу Оемый для синхронизации работы микропроцессоров, приоритетный арбитр,служащий для организации доступамикропроцессоров к общей памяти,а также усилители-формирователи, 15аобеспечивающие связь микропроцессоров с общей памятью 1".Недостатком этого устройстваявляется снижение производительности микропроцессоров вследствие про Остоев при их одновременном обращениик памяти, что связано с выполнениеммикропроцессорами дополнительныхтактов ожидания готовности паМяти,Наиболее близким по технической 25сущности к изобретению является устройство, содержащее общую память,. тактовый генератор, входной мультиплексор, выходные регистры и выходные усилители-формирователи 1 21.Недостатком известного устройства является невозможность его использования более чем двумя микро,процессорами,Цель изобретения - повьппениепропускной способности устройстваза счет увеличения количества микро 2процессоров, совместно использующихобщую память в заданном интервалевремени,Поставленная цель достигаетсятем, что в устройство для управления доступом к общей памяти, содержащее тактовый генератор, группуинформационных регистров и группувыходных шинных формирователей, причем информационный вход устройствасоединен с йнформационными входамиинформационных регистров группы,выходы которых соединены с информационными. входами выходных шинныхформирователей группы, выходы которых соединены с группой информационных выходов устройства, введены формирователь одиночного импульса, распределитель импульсов, первая, вторая, третья и четвертая группы элементов И, группа дешифраторов, группа Э-триггеров, группа входных регистров, первая, вторая и третья группывходных шинных формирователей, причем вход установки в "0" распределителя импульсов соединен с входом начальной установки устройства, первыйвыход тактового генератора соединенс выходом тактовых импульсов устройства, второй выход тактового генератора соединен с синхровходом распределителя импульсов и входом формирователя одиночного импульса, выходкоторого соединен с первыми входамиэлементов И первой группы, вторыевходы которых соединены с первымивходами элементов И второй и треть116043ей групп н выходами дешифраторов группы, группа адресных входов устройства подключена к входам дешифраторов группы и соединена с информационными входами входных шинных формирователей первой группы, выходы которых соединены с адресным выходом устройства, группа входов записи устрбйства подключена к вторым входам элементов И второй группы, 1 О выходы которых соединены с управляюзими входами входных регистров группы и информационными входами Э-триггеров группы, группа входов считыва,ния устройства подключена к вторым 15 входам элементов И третьей группы, выходы которых соединены с управляющими входами выходных шинных формирователей, информационные входы входных регистров группы подключены к группе информационных входов устройства, выходы входных регистров группы соединены с инФормационными входами шинных формирователей второй группы, выходы элементов И первой группы ф 5 соединены с управляющими входами информационных регистров группы и входных шинных формирователей третьей труппы, информационные входы которых соединены с выходами Э-триггеров груп.36 пы и первыми входами элементов И четвертой группы, выходы входных шинных формирователей третьей группы подключены к выходу записи-считывания устройства, выходы элементов И.четвертой группы соединены с управляющими входами входных шинных формирователей второй группы, выходы которых соединены с информационными выходами устройства, -й выход распределителя им р пульсов подключен к управляющему входу д-го входного шинного Формирователя первой группы и соединен с третьим входом -го элемента И первой группы, вторым входом х-го элемен 45 та И четвертой группы и синхровходом -го 0-триггера группы (х = 1, И), где .Н - количество элементов в группе) .На чертеже изображена блок-схема 50 предлагаемого устройства.Устройство содержит тактовый генератор 1, формирователь 2 одиночного импульса, распределитель 3 импульсов, четыре группы элементов И 4-7, груп пу дешифраторов 8, группу информационных регистров 9, группу выходных шинных формирователей 10, группу вхол. 24 4ных регистров 11, группу 0-триггеров 12, три группы входных шинныхформирователей 13-15, группу информационных входов 16 устройства, вход17 начальной установки, выход 18 тактовых импульсов тактового генератора,группу адресных входов 19 устройства,группы входов записи 20.и считывания21 устройства, группу информационныхвыходов 22 устройства.Устройство работает следующим образом,При поступлении сигнала по входу17 начальной установки распределитель 3 импульсов устанавливается висходное состояние. Тактовые импуль.сы с первого выхода тактового генератора 1 поступают на выход 18 тактовых импульсов, обеспечивая синхронизацию работы подключенных к устройству микропроцессоров.По окончании действия сигнала начальной установки очередной тактовыйимпульс, поступающий со второго вы%хода тактового генератора 1, вызывает появление сигнала на первом выходе распределителя 3 импульсов.Этот сигнал обеспечивает прохождение на информационный выход, адресный выход и выход записи-считыванияустройства сигналов с выходов первыхэлементов групп соответственно 1315 на время с, равное периоду следования тактовых импульсов на второмвыходе тактового генератора 1, Длительность рабочих циклов .записи сими считывания й, используемойв устройстве 16 памяти, должна удовлетворять условию3, шах (за, Сцсц)Тактовые импульсы на втором выходе:тактового генератора 1 вызывают циклическое изменение сигналовна .выходах распределителя 3 такимобразом, что положительный сигналпоследовательно появляется на всехего выходах от первого до Я-го, обеспечивая поочередно коммутацию на выходы устройства сигналов с выходовэлементов соответственно с первогопо Й-Я групп 13"15. Период циклического изменения сигналов на выходах распределителя 3 равен периоду следованиясигналов йа выходе 18 тактовых импульсов,.которые используются длятактирования работы микропроцессоров и.определяют длительность ихмашинных тактов. Таким образом, завремя длительности машинного такта работающих синхронно микропроцессоров к общей памяти последовательно могут получить доступ все Я микропроцессоров, 5Появление очередного тактового импульса на втором выходе тактового генератора 1 вызывает появление на выходе формирователя 2 одиночного импульса импульсного сигнала. 1 ОФормирователь 2 одиночного импульса обеспечивает выполнение временных условий для циклов записи и считывания используемой памяти.При обращении -го микуопроцес сора к общей памяти для записи или считывания данных на соответствующем входе группы 19 адреса устанавливаются сигналы, обеспечивающие появление сигнала на выходе 1-го де" 20 шифратора 8 группы,При записи данных в память сигнал с -го входа группы 20 проходит на выход х-го элемента И группы 5 и обеспечивает запись. информации 25 в -й входной регистр группы 11 с -го информационного входа группы входов 16 устройства, Появление управляющего сигнала на соответствующем выходе распределителя 3 вы- р зывает подключение к адресному выходу устройства сигналов с соответствующего входа группы 19. Одновременно управляющий сигнал устанавлива ет по С-входу соответствУющий Р-триг-З 5 гер, что приводит к прохождению записанной в -й входной регистр группы 11 информации через х-й формирователь группы 14 на информационный выход устройства. Импульсный сигнал 4 р с выхода Формирователя 2 одиночного импульса, проходя через 1 й элемент И группы 4 на управляющий вход -го формирователя группы 15, вызывает прохождение сигнала с его информационного входа на выход записи-считывания устройства, обеспечивая запись информации,Окончание сигнала на -м входегруппы входов 20 вызывает сброс соответствующего Р-триггера с поступлением на его С-вход очередного управляющего сигнала. При этом на выходесоответствующего формирователя группы 15 появляется сигнал, обеспечивающий считывание информации,При считывании данных на -м входе группы входов 19 устанавливаетсяадрес ячейки памяти, откуда будетосуществлено считывание во времядействия импульсного сигнала на выходе формирователя 2 одиночного импульса. В этом случае считанная информация будет занесена в 1-й регистр9 группы по сигналу на его управляющем входе, Появление сигнала на соответствующем входе группы 21,вызывает прохождение хранящейся в соответствующем регистре 9 информации черезсоответствующий формирователь 10группы на .соответствующий выход 22устройства.Применение предлагаемого устройства для управления доступом к общейпамяти обеспечивает исключение простоев микропроцессоров вследствиеотсутствия конфликтов при обращениик общей памяти, что исключительноважно для управляющих мультимикромашинных систем, работающих в масштабе реального времени, и улучшениеиснользования памяти по сравнению сизвестными устройствами Технико-экономический .эффект изобретения достигается эа счет повышения эффективности использования памя" ти и производительности мультимикромашинных управлявще-вычислительных систем обработки и передачи данных, использующих предлагаемое устройство для органиэации взаимодействия., Ж, Рау комитета ССС открытий шская наб., д