Устройство для отладки программ

СОЮЗ СОВЕТСНИХСйиЛапЧесиииЕЕСПУБЛИН 06 Р 12/00 С 06 У 11 4 ОСУДАРСТВЕННЫЙ ДЕЛАМ ИЭОБРЕТЕН ИТЕТ СССРЙ И ОТНРЬ 1 ТИЙ РЕТЕНИЯ-л ОПИСАНИЕ ИЗК АВТОРСКОМУ СВИДЕТЕЛ(54)(57) УСТРОЙСТВО ДЛЯ ОТЛАДКИПРОГРАММ, содержащее блок памяти,первый элемент задержки и триггер,приЧем адресный, информационныйвходы и .вход считывания устройствасоединены соответственно с адресным,информационным входами и входом считывания блока памяти, о т л и ч а ю -.щ е е ся тем, что, с целью повышения быстродействия при отладке программ, в устройство введены шифраторкоманды "Останов", группа элементов И,группа элементов ИЛИ, второй элементзадержки, а в блок памяти введен дополнительный разряд, причем информаЯО, 1137472 А ционные выходы блока памяти и выход дополнительного разряда блока памяти соединены соответственно с первыми входами элементов И группы и с единичным входом триггера, единичный и нулевой выходы которого соединены спервыми входами первого и второго элементов И соответственно, выход первого элемента И соединен со вторыми входами элементов И группы, выходы которых соединены с первыми входами элементов ИЛИ группы, выход второго элемента И соединен со входом шифратора команды "Останов", выходы которого соединены со вторымиФ входами соответствующих элементов Е ИЛИ группы, вход считывания устройства через первый элемент задержки соединен со вторыми входами первого и второго элементов И, выход второго элемеита задержки соединен с нулевым входом триггера, вход второго элемен 9 авй та задержки подкпочен ко входу второго элемента И, выходы элементов ИЛИ группы образуют группу информационных М выходов устройства.ВЫИзобретение относится к цифровой вычислительной технике и может быть использовано при отладке программ за. дач специализированных ЦВИ, содержащих в своем составе штатные блоки 5 памяти ВП) с рабочими программами.Иэвестйо устройство для отладки программ, содержащее генератор тактовых импульсов, рабочие регистры, счетчик команд, блок памяти программ, о блок формирования адресов, блок ком" мутации и блок управления, который после исполнения каждой выполняемой команды основной программы с помощью блока коммутации осуществляет вставку и исполнение нескольких вспомога- тельных служебных команд, распечатывающих содержимое основных регистров и счетчика команд ЦВИ. После распечатки блоком управления производится формирование адреса следующей команды 11.Недостатком этого устройства является отсутствие оперативного контроля правильности прохождения программы по намеченной трассе адресов и в реальном масштабе времени.Наиболее близким к предлагаемому по технической сущности является устройство, содержащее блок памяти ЗО программ, адресный, информационный входы и вход считывания которого сое" динены соответственно с адресным, информационным входами и входом считывания устройства, оперативный за- З 5 поминающий блок, блок анализа кода команды, вход которого подключен к выходу блока памяти программ, блок организации переписи информации, входы которого связаны соответствен но с адресным входом блока памяти программ и с выходом блока анализа кода команды. Выход блока организации переписи соединен с входом оперативного запоминающего блока. 45 Известное устройство, при наличии в коде команды условного перехода, осуществляет запись адреса этой команды в соответствующую ячейку оперативного запоминающего. блока. По завершении прохождения программы или ее части производится отображение хода вычислительного процесса, зафиксированного в оперативном запоми нающем блоке 2.Недостатком устройства-прототипа является невозможность оперативно контролировать правильность прохожде; ния программы.Цель изобретения - повышение быстродействия при отладке программ.Поставленная цель достигается тем, что в устройство для отладки программ, содержащее блок памяти, первый элемент задержки и триггер, причем информационный, адресный входы .и вход считывания устройства. соединены соответственно с адресным, информационным входами и входом считывания блока памяти, введены шифратор команды "Останов", группа элементов И, группа элементов ИЛИ, второй элементзадержки, а в блок памяти введен дополнительный разряд, причем информационные выходы блока памяти и выход дополнительного разряда блока памяти соединены соответственно с первыми входами элементов И группы и с единичным входом триггера, единичный и нулевой выходы которого соединены с первыми входами первого и второго элементов И соответственно, выход первого элемента И соединен с вторыми входами элементов И группы, выходы которых соединены с первыми входами элементов ИЛИ группы, выход второго элемента И соединен с входом шифратора команды "Останов", выходы которого соединены с вторыми входами соответствующих элементов КПИ группы, вход считывания устройства через первый элемент задержки соединен с вторыми входами первого и второго элементов И, выход второго элемента задержки соединен с нулевым входом триггера, вход второго элемента задержки подключен ко входу второго элемента И, выходы элементов ИЛИ группы образуют группу информационных выходов устройства.На чертеже приведена структурная схема устройства.Устройство содержит блок 1 памяти, первый элемент 2 задержки, триггер 3, единичный вход которого соединен с выходом дополнительного разряда блока 1.памяти, первый и второй элементы И 4 и 5, первые входы которых подключены соответственно к нулевому и единичному выходам триггера 3, вторые входы объединены и связаны с выходом элемента 2 задержки, второй элемент 6 задержки, выход которого подключен к нулевому входу триггера 3, группу элементов И 7, шифра-11374зтор 8 команды "Останов" и группу элементов ИЛИ, выход которой является выходом устройства, причем адресный, информационный входы и вход считывания устройства соединены со ответственно с адресным, информационным входами и входом считывания блока 1 памяти. Вход считывания блока 1 памяти связан с входом первого эле- мента 2 задержки. Вход второго эле мента 6 задержки объединен с входом шифратора 8 и подключен к выходу элемента И 5.Информационные выходы блока 1 памяти и выход элемента И 4 соединены 15 соответственно с первыми и вторым входами группы элементов И 7, Выход группы элементов И 7 подключен к первому входу группы элементов. ИЛИ .9, второй вход которого связан с выхо .дом шифратора 8 команды "Останов"Устройство работает следующим образом.Через информационный вход устройства производится загрузка блока 1 25 памяти исходным вариантом программы, подлежащей отладке, Одновременно по . этим же адресам осуществляется запись информации в дополнительный разряд блока 1 памяти, Значение информации, записанной в дополнительном разряде, определяется трассой (ориентированным графом) адресов, используемых в процессе отладки. При этом под вершинами трассы понияаются адре-З 5 са условных переходов. Затем, в процессе считывания на адресный. вход устройства подается код адреса выбираемой ячейки блока 1 памяти, а на вход считывания - сигнал опроса. 40При наличии на входах блока 1 памяти кода адреса и сигнала опроса из блока производится считывание инфор 72мацки, которая поступает на первыевходы группы элементов И 7 (информационная часть и на единичный входтриггера 3 (информационная считаннаяиз дополнительного разряда),Сигнал опроса, поступающий на соответствующий вход блока 1 памяти,одновременно подается на вход первогоэлемента 2 задержки. Далее, этот сигнал, задержанный элементом 2 задержки на время работы блока 1 памяти иустановки триггера 3, поступает навторой вход элементов И 4 и 5.В зависимости от состояния триггера 3 сигнал пройдет через элементИ 4 или 5,Первый случай соответствует ходупрограммы по намеченному пути выбираемых адресов. Ва втором случае .оперативно устанавливается факт несоответствия в ходе трассы программы,С выхода элемента И 4 сигнал поступает на второй вход группы элемен-,тов И 7 и "подсвечивает" информацию,находящуюся на первом входе этойгруппы. В результате информационноеслово, считанное иэ блока 1 памяти,появляется на выходе группы элементов И 7 и проходит, через группу элементов ИЛИ 9 на выход устройства.Если сигнал появляется,на выходе элемента И 5, то он, во-первых, пройдячерез второй элемент 6 задержки, устанавливает триггер 3 в исходное состояние, во-вторых, поступает на входшифратора 8 команды "Останов", которая передается через группу элементов ИЛИ 9 на выход устройства.Техническим преимуществом предлагаемого устройства является простотаосуществления кбнтроля правильностипрохождения программы в процессе ееотладки.1137472 Инрормационньи фУхов СвгжВа ,сдэ 0526/3