Устройство для контроля дешифраторов

Союз СоаетскикСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М. Кл. Ст 06 Г 11/10 исоединением заявки-рстаеккык кемктетСССРлам кзабретеиийа открыта 3) Приорит убликовано 05.10.79; Бюллетень 37та опубликования описания 15.10.79(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРОВИзобретение относится к устроиствам , вычислительной техники и может найти применение для контроля устройств управления вычислительных машин и других дискретных автоматов.Известно устройство, содержащее регистр, дешифратор и узел контроля, позволяющий идентифицировать ошибки регистра и дешифратора, недостатком которого является малая гибкость контроля, наличие нескольких контрольных разрядов регистра а также значительные затраты оборудования при дешифрировании отдельных групп разрядов регистра 11.Наиболее близким к данному изобретению техническим решением является устройство для контроля дешифраторов, содержащее входной регистр с контрольным разрядом, дешифратор, выходы разрядов входного регистра соединены с соответствующими входами дешифраторов, узлы объединения, представляющие собой многовходовую гвертку по модулю два, выходы дешифратора соединены с соответствующими входами узлов объединения по четности, схему сравнения, входы схемы сравнения соединеньг с выходами .узлов объединения по четности с сверткои по модулю два и выходом контрольного разряда входного регистраР 1Недостатком данного устройства является малая разрешающая способность и гибкость контроля, так как дешифрируемый код входного регистра контролируется единственным контрольным разрядом,кроме того, контроль не позволяет отличить ошибки регистра и дешифратора.Целью изобретения является повышение разрешающейспособности и гибкости конт. роля группы дешифраторов. Указанная цель достигается тем, что устройство содержит самояроверяемые узлы свертки, два элемента ИЛИ, элементы равнозначности, причем выходы узлов объединения по четности соединены с соответствующими входами. самопроверяемых узлов свертки, первые и вторые выходы каждого самопроверяемого узла свертки соединены с соответствующими входами элементов рав С нозначности и вторым и 1 ретьим входамисхем сравнения, входы первого элемента ИЛИ соединены с вьтходамт 1. схем сравнения, входы второго элемента ИЛИ соединены с выходами элементов равнозначности, вы)В ) Г З 5 ЛВ л 5 50 эф ходы элементов :1,1 И яцляк; ".1 выходами устрОЙстБя.1-а чертеже изображена блок-схема устройства.Устройство солержит входной регистр 1 с контрольными разрядами 2 и 3 по четноеПЕРВЫЙ ИЗ КОТОРЫХ ОтНСеснтСЯ К ИцфагМЦ- циоцным реЗряляг 4 и 5, второй -- к ицформациОнным )Язрядям 6 и , дсцНфряторы 8 - . О, узлы 11 4 обьедцнеция цо чстности, сямопрОБер 51 схыс узлы 15 и6, свертки, схемы 17 и 8 сряцения. элеме(ггы 19 и 20 равнозначности, элементы 2 и ."2 ИЛИ.Выходы каждого из дешифрята.:.-0 8 ц :О разбиты на группы и соелинегц парами узлов 11 и 14 обьслинецця .Стнасти таким образом, что цри четцоь кахбина Еии сигцялац:(я входе лешифряторя, выходы узлов Объслигция на чстцасти ц)и (стнОЙ парс ныдяк) Г логическую комбинацию 10, при нечстнаи 01. В качестве узлоег Ооъели:;(чИя цо четности магуг быть использавггны м 1 ООцходавье элем( 11 ы И/1 Ии Исклк)чающее ИЛИ. Выходы децифряторя 9 р(зле)сны ня дБС Г)унць а носите ягразряда 5 рсч истра 1,К первой групте отноВозбмжляОтея прн нулсвом 1 чс Иом) значении этого разряда. к Бтарс)Й - те Выходы, каГОрыс Возбуждегюгс 5 Егри едиццчнОМ ( есчс Ггаг( знячсции, ")т 5 5 кс Вь "(осы д(1(цИ(ррегтора 9 Гякже разбиты ця лве группы относительно разрядов 6 .регистра 1. К первой груецгс относятся выходы лсшцфратора 9, Возбуждаю.,неся при наличии В р;Зрялах 6 четной комоиняции, к второй . - те выходы, которьге возбужда. к)тс 5 Ири наличии В них це 1 стной коман ня. ции. Гр ппы четных и нечетных относительно рязр 51 дя 5 реГист 1)Я 1 Выходов дешифряторя 9 падкаОчены к узлам 12 Ооъединеция по чегнасти, группы четных и цечетных отио(ительцо разрядов 6 - к узлам 13 обьедицсция цо чегцости. ТеКос подключение поз- ВС) Л(1 ет 110 ДСОЕДИЦЯТ Конгг)О ЛИ РЪРМЫЙ шифратор к разрялам рсгестра, связанн:гм с несколькими контрольными разрядами.с. повысить гибкость контр(.ля. Выходы узлов 1 и 12 объединения по четности цолсаедицсны к сямагроверяемому узлу 5 сце)тки, причем выходы каждой пары узлов 1 и 12 объединения по четности подклюцяОТС 51 К (гДНОМУ ПЕРНОЪУ ВХО (У СЯМОПРОВЕ- ряемОГО уз яа 15 се)сртки еня (10 Гична (0- едицсцы узлы 13 и 14 объединения по четности и сямапровсряемый узел 16 свертки.(Ямапроверясмые узлы 15 и 16 свертки подклк)чецы к схемам 17 и 18 сравнения, которые соединены по входу также с соответстц, ющимц контрольными разрядамии 3 регистра 1. Сигналы с Выходов самопроверясмых узлов 15 и 6 свертки поступаот также ня элемеГгы 19 и 20 рявцознячности.Бхол схем 17 и 18 сравнения и элемсц ГВ 19 ц 20 равнозначности подсоединены к элементам 2 и 22 И,11 И, выхс)лы которых являОтся Вьгходями устро 1 стве.Устройства функционирует следующим Образам.Б регистр 1 записывается код вместе с контрольными разрядами, информационные разряды 4 - 7 поступают на дешифра. торы 8 - 1 О, где происходит дешифрирование. При отсутствии неисправностей в уст ройстве в любой момент времени возбужда ется только один выход каждого лешифра тора 8 -- 10. 11 оэтому на выходах пар узлов 1 - 14 объединения па четности появляютсч комбинации лваичных сигналов 01 и 10.11 ричем на выхолах чар узлов 11 и 14 объединения по четности комбинация 01 соответствует нечетному коду во всей дешифрируемай группе разрядов регистра 1, комбинация 10чстноху колу. В отличие от цих сигналы ня выходя. ця,.злав 12 и 13 обьедицеция цо четнаст)1 ац)едсляют четцость только той части,:,сц(ифрирусмай группы разрядов, которая логически связана с саответству 10 шим каеггральцы)л разрядом 2 или 3. Комбинация 01 (Я Выходах узлов 12 объединения по четности указывает на единичное знацение разряда О регистра 1, комбинация 1 Оца нулевое значение. Аналогично, комбинация О На выходах узлов 13 объедицения по четности соответствует негетном коду В разрядах 6 регистра 1, ком-. бинация 1 О - четному коду. 1 яким образом, комбинация сигналов на выходах узлов 11 и 12 объединения по четности определчют четность всех информационных разрядов, связанных с кс)5 Троль 5 гым разрядом 2, я комбинации сигналов ца выходах узлов 13 и 14 объели:)гця по четности определяют четность 1)язрядов связанных с контрольным разрядом 3. Часть устройства, состоядяя из само- проверяемого узла 16 свертки, схемы 18 сравнения и элемента 20 равнозначности работает так же, как часть устройства, включающая самопроверяемый узел 15 свертки, схему 17 сравнения и элемент 19 равнозначности, поэтому оп)сыезается функционирование толька первой из них.Самопроверяемый узел свертки обладает следующим, логическими своиствами. При подаче на каждый парнь(й вход разрешенных комбинаций 01 или 1 О на его парном выходе также появляется разрешенная Е(омбинация 01 или 10. Если ця одном из парных Входов появится запрещенная комбинация 00 или 11, то на парном выходе также Возникает запрещенная комбинация 00 или 11.При отсутствии ееисправйостей в дешифраторах 8 и 9 на входы самопроверяемого узла 15 свертки подаются только разрешен. ные комбинации, поэтому на парном выходе также возникают только разрешенные комбинации, ня которые элемент 19 равнозначности выдает ня Выходе нулевой сигнал.5904855Если комбинации сигналов 01 на парных входах и выходе самопроверяемого узла свертки поставить в соответствие логическую единицу, а комбинации 10 - логический нуль, то окажется, что данный узел кроме указанных функций, реализует егце и функцию Исключающее ИЛИ от многих парных входов.Так как комбинации сигналов на выходах узлов 11 и 12 объединения по четностиопределяют четность соответствующих группразрядов регистра 1, а самопроверяемый 16 узел 15 свертки реализуют многовходовую функцию Исключаюшее ИЛИ, сигналы на парном выходе самопроверяемого узла 15 свертки указывают на четность всехразрядов регистра 1, связанных с контрольным разрядом 2. Схема сравнения проверяет соот 15 ветствие между сигналами на выходах узла 15 и значением контрольного разряда 2.Неисправности дешифраторов 8 и 1 О,соответствующие отсутствию возбужденного выхода и наличию лишних возбужденныхвыходов приводят к появлению зацрегценныхкомбинаций 00 или 1 на выходах соответствуюших пар узлов 11 - 14 объединения по четности, а затем - на парном выходесамопроверяемого узла 15 или 6 свертки, Элемент равнозначности 19 или 20 рырабатывает сигнал ошибки, поступающий через элемент 22 ИЛИ на выход устройства.Аналогиччые неисправности дешифратора 9могут вызывать появление сигналов ошибкина выходах обоих элементов 19 и 20 равно- звзцачности. Запрещенные комбинации напарных выходах самопроверяемых узлов 15и 16 могут вызвать также появление сигналов ошибок и на выходах схем 17 и 18 сравнения.Г 1 ри наличии ошибки по нечетности в коде, записанном в разрядах 2, 4 и 5 регистра 1, схема сравнения 7 обнаружит несоответствие между четностью разрядов 4 и 5, определяемой разрешенной комбинацией на парном выходе самопроверяемого узла 15 свертки, и контрольным разрядом 2, С ее выхода сигнал ошибки через элемент 2 ИЛИ поступает на выход устройства, Ана, логично происходит обнаружение ошибки по четности в разрядах 3, 6 ирегистра 1.Пусть а - сигнал ошибки с выхода элемента 21 ИЛИ, Ь - сигнал ошибки с выхода элемента 22 ИЛИ, тогда логические комбинации сигналов а .и Ь представляют следующую информацию: 6г Ь - определена ошибка по четности в регистре 1;1 а ЬчаЬ) =Ь определена ошибка функционирования дешифратора, правильность информации в регистре 1 не определена;аэ -- ошибка регистра 1 и дешифратора отсутствую;.Устройство допускает подключение контролируемых дешифраторов к информационным разрядам регистра, связанным с несколькими контрольными разрядами, позволяет отличить отдел ьные неисп равности регистра и дешифратора, что определяет повышение гибкости и разрешающей способности контроля.Формула изобретенияУстройство для контроля дегцифраторов, содержащее входной регистр,пар узлов, объединения по четности, схемы сравнения, причем выходы ицформаццонных разрядов входного регистра соединены с соответствующими входами коцтролируемых дешифраторов, выходы каждого контролируемого дешифратора соединены с входами соответствующих пар узлов объединения по четности, первый вход каждой схемы сравнения соединен с выходом соответствуюгцего контрольного разряд; - , входного регистра, отличаюиееея тем, что, с целью повьшеция разрешаюгцей способности и гибкости контроля, оцо содержит сах:опроверяемые узлы свертки, два элемента ИЛИ, элементы равнозначности, прчем выходы узлов объединения по че-: ности соедцены с соответствующими входами самопроверяемых узлов свертки, первь.е и вторые вь:ходы каждого. самопроверяемого узла свертки соединены с соответствующими входами элементов равнозначности ц вторым и третьим входами схем сравненя, входы первого элемента ИЛИ соединены с выходами схем сравнения, входы второго элемента ИЛИ соединены с выходамэлементов равнозначности, выходы элементов ИЛИ являются выходами устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР4083 О, кл. С 06 Г 11/10,1972.2. А вторское содетельство СССР222015, кл. С 06 Г 5/02, 6 06 Г 1/00,196/ (прототип).рректор Л. ГПодннсноеСР Редактор В. ГерцЗаказ 6067/40 д. 4/5ктная, 4 ли Составитель И. Мнлокфсен Техред О. ЛугованТара 760ЦНИ ИПН Государственного омнтета Спо делам изобретений н открытиВ3035, Москва, Ж - 33, Раушскан наб,;ал ППП Патенте, г, Ужгород, ул, Про енвф