Кодирующее устройство корректирующего кода

йаоеснн з и э ювв 1 ЕН т тик СПИИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик(51) М. Кл, Н 04 Ь 3/О С 06 Р 11/ явкиприсоединением3) Приоритет3) Опубликован сударстаенный иомитеоаата Министров СССРоа делам изобретенийи атнрытий 5.01.77.Бюлл вания описаыи) Заявитель блем управлен на Ленина институт 4) ЮШЕЕ УСТРОИСТВО КОРРЕКТИРУЮШЕГО КОД Однако этотак как п Изобретение относится к автоматике, телемеханике, вычислительной технике и свянбор мационных с личных систе тной инфордимо кодира- рректируюи авление тактов сдвига де чем начнут волы. (Здесь символов), пре иммах передачи и хранения дискре мации в условиях, когда необхо 5 вать информацию с помощью кощего кода, обеспечивающего ис р многократных ошибок.Известно устройство для кодирования корректируюших кодов, позволяющее исправ- О лять многократные ошибки, содержащее коммутатор и регистр сдвига со встроенными или вынесенными сумматорами по модулю два. Кодирование выполняется путем деления на порождающий или проверочный многочлен 15 Основание кода равно двум. Код является циклическим 11.Однако такое устройство имеет сравнительно низкое быстродействие связанное с тем, что двоичная информация обрабатыва Це быстр етен ойст овышени действия Для эт ва, одируюшееда, содерж х чисел и йство кор блок вычисговк ктируюшег ения контроль управления,од", к уплючен выпреобразователь "числошему входу которого под ка управления, а к инфор подсоединены соответств азрядов блока вычисления сел, Блок вычисления кон введе равля хоц б ымацио уюши ходам оды р ных чи нт трольнытельнорых со чисел выполнен в виде после единеннь ит из и ячеек, каждая из кот едовательно соединен умматора по модулю ни два, а регистр хр исла, выход которого ется поразрядно.Известно также кодирующее укорректирующего кода, содержащевычисления контрольных чисел и тв ных комбиначисла, равионного ого сте ольного лок управения контвляется ния 1.21. ожет использоваться в р устройство действует мед сле подачи в него всех имволов необходимо еше 2 5 (второй и третий этапы), выдаваться контрольные с 5 - количество контрольньвыходом соответствующего разряда блокавычисления контрольных чисел.На чертеже приведена структурная элек.трическая схема кодирующего устройствакорректирующего кода. 5Устройство содержит блок вычисленияконтрольных чисел 1, блок управления 2 ипреобразователь "число-код" 3. К управляющему входу преобразователя "число-код"подключен выход блока управления 2, а к 1 Оинформационным входам подсоединены соответствующие выходы разрядов блока вычисления контрольных чисел 1, выполненногов виде последовательно соединенных ячеек,каждая из которых состоит из последовательно соединенных комбинационного сумматора 4 по модулю числа, равного степенидва, и регистра хранения контрольного числа 5, выход которого является выходом соответствующего разряда блока 1, 20Кодирование происходит в два этапа. Втечение первого этапа в блоке 1 вычисляются по информационным символам контрольные числа. На втором этапе преобразаватель "число-код" 3 преобразует эти чис Ьла в контрольные символы, которые передаются на выход устройства,Перед началом работы устройства регистры 5 всех разрядов блока 1 обнуляются.Затем на вход устройства последовательно( начиная с символа йк ) пэступаютичные инфэрмациэнные символы Й,Ю,Ф,Каждый инфэрмациэнный симвэл может принимать одно из значений О, 1 с - 135При выполнении устройства на двоичныхэлементах каждый инфэрмационный символ представляет собэй 9/ -разрядное число, записанное в двэичной системе счисления.Блок 1 вычисляет контрольные числа за "кф шагов. На каждом шаге обрабатывается один информационный символ (на первом - символ Ок, на втором Ои т.д.). Результаты обработки записываются в регистрыхранения контролируемых чисел 5, Обозначим через В число, записанное в 1 -тый оегистр 5 после О-тэгэ шага. Тогда рабэту блока 1 на ( 0 + 1)-вэм шаге можнэ описать следующим эбразэм. Информациэн- Э ный символ йпоступает в первый сумматэр 4, где складывается с содержимым(е) первэгэ регистра 5 (т,е. с числом В( , Полученная сумма О. +В представляетУ)Ог+)собой число В и записывается в пер- у вый регистр 5 как результат нэвэгэ шага.(у) (Ф) Однэвременнэ сумма О.+В = Ьпоступает вэ вторэй сумматор 4, где складывается с сэдержимым второго резистра 5 (т.е. с числом В )Полученная сумма 60(т ) й)4В представляет собэй числои+1)Вя и записывается во втэрэй регистр 5 как результат нэвэгэ шага, Однэвременно сумма ВВя = В ъ поступает в тре(ст+1)+ (и) (ототий сумматор 4, где складывается с сэдержимым третьего регистра 5 (т,е. с числомзСо)Работасумматоров 4 и регистров 5, формирование импульсов, тактирующих запись в регистры 5, синхронизируются блоком управления 2 (соответствующие связи на чер теже не показаны). Поскольку все сумматоры 4 комбинационные, каждый шаг работы блока 1 в принципе может происходить между двумя информационными символами,По окончании к-того шага работы блока 1 в регистры 5 записаны соответственноВ (к) СК) (к)1Э 1и являются искомыми контрольными числами.Вычислением контрольных чисел заканчивается работа блока 1 на первом этапе. Преобразователь "число-кодф 3 на этом эта. пе не включается.На втором этапе контрольные числа в соответствии с управляющими сигналами, поступающими на управляющий вход преобразователя 3, проходят из регистров 5 блока 1 на соответствующие информационные входы преобразователя "число-код" 3, где каждое контрольное число В преобразуетКся в соответствующую ему 1 -тую группу контрольных символов, В преобразователе 3 образуется наименьший неотрицательный вычет Ьчисла В. по модулю Й;, предк)ставляющему собой степень двойки, причем образование вычета Ьсводится к отбрасыванию старших разрядов соответствующегоКконтрольного числа В . При этом отбрасывается тп - и старших разрядов и образуется и -разрядное двоичное число. Разделяя это число на подблоки поь% двоичных разрядов в каждом, преобразоЪватель 3 формирует 1 -тую группу контрольных символов, так как такое разделение есть не что иное, как формирование- ичной записи числа фВ преобразователе фчисло-кодф 3 формируются 5 групп контрольных символов (из каждого контрольного числа формируется группа контрольных символов), Эти группы проходят на выход устройства. На вход устройства на втором этапе работы информационные символы не подаются. Роль блока 1 на втором этапе заключается в хранении в регистрах 5 вычисленных на первом этапе контрольных чисел.Формированием групп контрольных симвб 542354лов и выдачей их на выход устройства процесс кодирования завершается,Контрольные символы вычисляются в устройстве таким образом, что любые две кодовые последовательности отличаются другот друга по крайней мере в Ь + 1 позициях,Это значит, что минимальное кодовое расстояние равно 5+1, и в информации, закодированной с помощью предлагаемого устройства, можно исправить 5 2 ошибок. 10При выполнении устройства на двоичныхэлементах и работе с двоичным каналомсвязи каждый информационный и каждыйконтрольный символы представляют собойФ -разрядное двоичное число, а каждое ЬК 1контрольное число В; является тп-разрядным двоичным числом.В предлагаемом устройстве контрольныесимволы начинают выдаваться сразу же поокончании поступления в устройство инфор 20мационных символов. Таким образом, быстродействие предлагаемого устройства превышает быстродействие известных.В предлагаемом устройстве содержатсятолько сумматоры 4 по модулю числа, равного степени двойки, Вычет некоторой величины по такому модулю сводится к отбрасыванию старших разрядов ее двоичногопредставления. Поэтому сумматоры по модулю числа, равного степени двойки, сущест-З 0венно проще сумматоров по модулю простого числа. В результате в предлагаемомустройстве сокращено количество оборудования,Предлагаемое устройство кодирует ин 35формацию таким образом, что при декоди -ровании необходимо выполнять только операции в поле рациональных чисел, т.е. обычные машинные операции. Для реализации одной операции в поле рациональных чисел на универсальной вычислительной машине требуется, как правило, одна машинная команда, В результате декодирования информации, закодированной с помощью предлагаемого устройства, проще декодирования информации, закодированной с помощью известных устройств.Формула изобретения1. Кодируюшее устройство корректирующего кода, содержащее блок вычисления контрольных чисел и блок управления, о тличающееся тем,что,сцелью повышения быстродействия, в него введен преобразователь "число-кодф, к его управ - ляющему входу подключен выход блока уп - равления, а к информационным входам подсоединены соответствующие выходы разрядов блока вычисления контрольных чисел.2. Устройство по п,1, о т л и ч а юш е е с я тем, что блок вычисления контрольных чисел выполнен в виде последовательно соединенных ячеек, каждая из кото рых состоит из последовательно соединенных комбинационного сумматора по модулю числа, равного степени два, и регистра хранения контрольного числа, выход которого является выходом соответствующего разряда блока вычисления контрольных чисел.Источники информации, принятые во внимание при экспертизе;1. Берлекзмп Э. Алгебраическая теория кодирования, "Мир", М., 1971, стр. 134, 1 38-142.2. Авторское свидетельство СССР Мо 443389, 6 06 Р 11/10, 14.11 72рняка Коррект Редактор Б, Федотов каэ 6002/37 ЦНИИПИ Г д. 4/ я илиал ППП "Патент", г. Ужгород, ул. Проектн ставитель И,хред А Демья Тираж 864 осударственного комитета Со по делам изобретений и о 3035, Москва, Ж - 35, Раушск