Устройство для совместной работы цифровых и аналоговых вычислительных машин

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СОВЭскии Социалистических Республик(51) М.Кл. 6 06.1 3/00 с присоединением заявк аауааратввниыи каиитетСовета Мхииатрав СССРаа дедам изааретвнийи екрапий(45) Дата опубликования описания 25.01,78 Авторыизобретения П,БоюниЛибернетики А Н, И, Алишов,Ордена Ленина институт озлов.саинско(71) Заявител У 4) УСТРОЙСТВО ДЛЯ СОВМЕСТНОЙ РАБОТЫ ЦИФРОВЫХ И АНАЛОГОВЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИНИзобретение относится к области автоматики и вычислительной техники и может быть использовано для реализации нелинейных зависимостей . в многоканальных управляющих и гибридных вычислительных системах.Известно многоканальное устройство реализации нелинейных зависимостей для гибридных вычислительных машин, содержащее блок памяти, регистр адреса, цифро-аналоговый преобразователь, схемы сравнения, элементы И, реверсивные счетчики и блок ключей и разрядных сопротивлений 1.Известно также многоканальное устройство формирования нелинейностей, содержащее блок памяти, регистр адреса, цифро-аналоговый преобразователь, схемы сравнения, блоки управления, два коммутатора, блок реверсивных счетчиков и выходной блок 21.Недостатком известных устройств являе гся отсутствие автоматизации выбора заданного вида функций для данного входа и вывода их .на требуемый выход, что снижает производительность вычислительной системы,Прототипом изобретения является устройство для совместной работы цифровых и аналоговых вычислительных машин 31, содержащее блок реверсивных счетчиков, выходы которых через блок вывода подключены к выходам устройства, регистр адреса, соединенный входом с первым входом устройства, а выходами - с первым входом коммутатора ивходами цифро-аналогового преобразователяи блока памяти функций, подключенного выходами ко вторым входам коммутатора, при.чем выход цифро-аналогового преобразователя соединен с первыми входами группысхем сравнения, вторые входы которых подключены к вторым входам устройства. Кромеэтого устройство содержит шифратор, регист 10 ры вида и адреса нелинейностей и вторую итретью группы схем сравнения.Недостатком прототипа является пониженная точность, обусловленная наличием сбоевв работе шифратора при равенстве сигналов15 на вторых входах устройства, и относительнаясложность конструктивной реализации устройства в части автоматического выбора иввода нелинейностей,Целью изобретения является повышение20 точности и упрощение устройства.Поставленная цель достигается тем, что вустройство введены блок памяти вывода нелинейности и блок памяти выбора нелинейности, подключенный входами к выходам груп 25 пы схем сравнения, а выходами - к третьимвходам коммутатора, выходы которого черезблок памяти вывода нелинейностей соединеныс входами блока ревероивных счетчиков.На чертеже изображена блок-схема предЗО лагаемого устройства,3Устройство содержит блок 1 памяти функций, входы которого подключены к выходам регистра 2 адреса, соединенного входом с первым входом устройства. Выходы регистра 2 подключены также к входам цифро-аналогового преобразователя 3 и первому входу коммутатора 4, соединенного вторыми входами с выходами блока памяти функций, а третьими входами - с выходами блока 5 памяти выбора нелинейности.Выходы блока 1 подключены к входам блока 6 памяти вывода нелинейности, выходы которого через последовательно соединенные блок 7 реверсивных счетчиков и блок 8 вывода подключены к выходам устройства. Выход преобразователя 3 соединен с первыми входами группы схем сравнения 9, вторые входы которых подключены к вторым входам устройства, а выходы - к входам блока 5 памяти выбора нелинейностей,Устройство работает следующим образом.Репистр 2 адреса выполнен в виде кольцевого счетчика, который в соответствии с тактовыми импульсами, поступающими на первый вход устройства последовательно формирует адреса всех ячеек блока 1. В блоке 1 записаны через равные интервалы по аргументу приращения всех целицейцык зависимостей, количество которых соответствует разрядности блока 1. В соответствии с адресами, формируемыми в регистре адреса, осуществляется считывание информации (в виде приращений функций), цз блока 1, которая поступает ца вторые входы коммутатора 4. Связь регистра 2 с первым входом коммутатора 4 предназначена для определения напряжения приращения по аргументу, для чего в коммутаторе 4 осуществляется анализ предыдущего и текущего состояния двух младшцк разрядов регистра 2 адреса, а если ик состояние изменилось в сторону уменьшения, производится инвертирование информации, считываемой из блока 1 по данному каналу, Код с регистра адреса поступает ца вкоды ццфро-ацалогового преобразователя 3, на выходе которого получается пилообразное напряжение, поступающее на первые входы схем сравнения 9. На вторые входы схем сравнения 9 в качестве аргумецтов поступают напряжения с вторых входов устройства, В моменты равенства этик напряжений схемы сравнения 9 выдают импульсы, которые поступают в блок 5 памяти выбора нелинейности, и каждый из импульсов считывает из блока памяти выбора нелинейности содержимое одной ячейки, в которой предварительно записан адрес требуемой функции, Импульсы кода выбранной ячейки управляют коммутатором 4, на выходы которого проходят прира 5101520 25 щения заданных функций от аргумента, соответствующего выбранной ячейке блока 5 памяти выбора нелинейности.В ячейках блока 6 памяти вывода нелинейности записаны коды, которые обеспечивают вывод требуемых нелинейных зависимостей на соответствующие выходы устройства.Импульсы с выходов коммутатора 4 считывают соответствующие ячейки блока 6 памяти вывода нелинейности,С выходов блока 6 памяти вывода нелинейности информация поступает на соответствующие входы блока 7 реверсивных счетчиков и далее через блок 8 вывода на выходы устр,ойства.Таким образом, устройство позволяет автоматически выбрать и вывести на соответствующие выходы нелинейные зависимости даже при равенстве сигналов на его вторых входах, Это приводит к увеличению точности вычислений по сравнению с прототипом. Кроме этого, существенно упрощена структура устройства.Формула изобретения Устройство для совместной работы цифровых и аналоговых вычислительных машин, содержащее блок реверсивцых счетчиков, выходы которого через блок вывода подключены квыходам устройства, регистр адреса, соединенный входом с первым входом устройства,а выходами - с первым входом коммутатораи входами цифро-аналогового преобразователя и блока памяти функций, подключенноговыходами ко вторым входам коммутатора,причем выход цифро-аналогового преобразователя соединен с первыми входами группысхем сравнения, вторые входы которых под 40 ключены ко вторым входам устройства, о тл ич а ю щ е е с я тем, что, с целью повышенияточности и упрощения устройства, в него введены блок памяти вывода нелинейности цблок памяти выбора нелинейцостей, подклю 45 ченный входами к выходам группы схем сравнения, а выходами - к третьим входам коммутатора, выходы которого через блок памяти вывода целинейностей соединены с входами блока реверсивцых счетчиков.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Л 1 О 333566,кл. 6 066 7/26, 1971.2, Авторское свидетельство СССР ЛЬ 504211,кл, 6 061 3/00, 1973.3, Заявка Мо 1903939/24, кл. 6 061 3/00,1973, по которой принято решение о выдачеавторского свидетельства.578646 Составитель С, КазиновТехред А. Камышникова Редактор Н. Каляда Корректор Е, Мохова Подписное МОТ, Загорский филиал Заказ 8355 Изд. М 863 Тираж 818 НПО Государственного комитета Совета Микнстров СССР ло делам изобретений и открытий 113 О 35, Москва, Ж, Раушская наб., д, 4/5