Устройство для возведения в дробную степень

).чсг .3%1 ВНТЬС" 1 чХ т т" С)(т,Г П ИСАНИЕ ЗОВРЕТЕ Н ИЯ Сееэ Советева Сееренистнцесва Реснубиии1) 571812 61) Дополнительное к энд.ву Заявлено 01.02.74(21) 1991917/2 006 Г 15/2 с присоединением ааявки23) Приоритетеата Мееетрае СССР)аеаам езебретефеа еткрытуй Опубликовано 05.09.77,бюллетеньДата опубликования описания 28.10.772) Авторы изобретенП. Боюн и.Л дена Ленина институт кибернетики Ак Наук Украинской ССР) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В ДРОБНУЮ СТЕПЕНЬ ен с 1Изобретение относится к области вычислительной техники и предназначено для реализаций функции возведения в дробную степень в унравляюшнх системах и специализированных вычислительных машинах.Одно из известных .устройств возведения в дробную степень содержит цифр аналоговые преобразователи (ЦАП), коммутатор, схему цифрового уравновешивания, регистр показателя степени, триггер операции и управляемые ключи1). Недостатками ато го устройства являются ограниченные функ циональные возможности, поскольку в нем реализуются функции, показатели степени которых могут принимать только значения целых чисел (2, 3) и значения величин, абратных калым чнснам т)т" ), н нань вычислять функции, показатель степени к) торых принимает значения величин, предстащйаощих собой отноаение двух целых аннан ) чат " ), н ннакан тачнааьть, так как в устройстве используются аналоговые блоки (компаратор, ключи).Другое известное устройство реализации нелинейных зависимостей для аналоговых и гибридных вычислительных машин, которое может быть использовано также и длявозведения в дробную степень, содержит запоминаюшве устройство, регистр адреса,цифро-аналоговый преобразователь, преобра"- зователи последовательного кода в параллельный, вентильные схемы, триггерные р)е"гистры, блоки ключей н разрядных сопротивлений н схемы совпадения 1 2, Недостатка що мн етого устройства являются большие ан1паратурные затраты,в частности большойобъем памяти для хранения функций, и низкаскорость реализации нелинейных зависимоотей.15 Наиболее близким техническим решениеьек изобретению является устройство для возы я ведения в дробную степень, содержащее, каки предложенное устройство, регистр адреса,вход которого подкаочен ко входу тактовыц яв импульсов устройства, "первая группа выходов которого соединена со щсэдами блокапамяти приращений, а вторая группа выходов - со входами первой группы входов пер)вой схемы сравнения кодов и входами ы 25 ЦАП, выход которого соедин йервыакисравнения кодов через пятый алемент И второй вход которого подключен ко втором управлаошему выходу блока возведения в целую степень, соединен с третьим управляющим входом блока извлечения корня, чу вертый управляющий вход которого подклю чен к выходу третьей схемы сравнения кодов через шестой элемент И, подключенный вторым входом ко второму управляющему выходу блока извлечения корня. Четвертый управляющий вход блока возведения в целую степень подключен к выходу первой схемы сравнения кодов через седьмой алемент И, подключенный вторым входом ко второму управляющему выходу блока возведения в целую степень. Крометого, блоки возведения в целую степень и извлечения корня содержат по две последовательно соединенных пепи из регистра, дешифратора, группы алементов И, алемента ИЛИ, элемента И, сяэмы определения направления приращений и реверсивного счетчика. Вторые входы але- ментов И групп,алементов И объединены и подключены к информационным входам бло ков, вторые входы алементов И - к третье1 му и четвертому управляющим входам блоков соответственно, второй и третий входы схем определения направления приращения . к первому и второму управляющим входам блоков. Выходы реверсивных счетчиков сое динены с соответствующими информационньм ми выходфмнблоков.Выходы одного иэ регистров соединены со входами схеми дизьюнк-. ций, выход которой соединен со вторым управляющим выходом блоков непосредствен но, а с первым управляющим выходом блоков через элемент НЕ.На фиг. 1 представлена блок."схема уст ройства для возведения в дробную степень; на фиг. 2 - схема блока извлечения корня и блока возведения в целую степень; на фиг. 3 и 4 - график изменения напряжений на входах и выходах устройства.Устройство содержит блок 1 памяти при ращений, регистр 2. адреса, ЦАП 3, усилв тели 4 считывания, первый 5, второй 5 й, третий 5, четвертый 5, пятый 5, шестой 5 и седьмой 5 алементы И, схему 6 определения направления приращений, реверсивный счетчик 7 первый 8 и второй 8 бло ки ключей и разрядных сопротивлений, первую 9 и вторую От схемы сравнения, первую 10, вторую 10 и третью 10 з схемы сравнения кодов, блок 11 извлечения корни, блок 12 возведения в целую степень, первый 13 и второй 13 элементы ИЛИ.Блок 1 памяти приращений разделен по разрядам на три эоны 1 -1, в первой (1) иэ которых записаны приращения функций извлечения корня, во второй ( 1 )571812 входами двух схем сравнении, вторые входы которых подключены к информационным вхо дам устройства. Выходы блока памяти приращений соединены со входами соответствую щих усилителей считывания, выход одного из которых через последовательно соединенные первый элемент И, второй вход которогц подключен к выходу одной из схем сравнения. Два других входа схемы определения направления приращений подключены к выходам двух младших разрядов регистра адре са. Реверсивный счетчик и первый блок клю чей и разрядных сопротивлений соединены с одним иэ выходов устройства, другой выход которого подключен к выходу второго блока и ключей и разрядных сопротивлений. Выходы соответствующих усилителей считывания соединены с инфорыщионными входами блоков возведения в целую степень и извлечейия корня, первые и вторые управляющие входы щ которых подключены к выходам двух младших разрядов регистра адреса. Третий управляющий вход блоков возведения в целую степень йодключен к выходу другой схемы сравьзния 4 а его первые информационные выходы сое- уб динены со вторыми входами первой схемы сравнения кодов 3),Недостатком этого устройства является узкая область его применения, так как в этом устройстве реализуются только фуни- Зр ции, приращения которых записаны в блоке памяти приращений, разрядность которого определяет число воспроизводимых функций.Целью изобретения является расширение области применения устройства. 35Эта цель достигается тем, что предло женное устройство содержит элементы И и ИЛИ и вторую и третью схемы сравнения кодов, первые входы которых подключены к выходам регистра адреса. Вторые входы Ю второй схемы сравнения кодов подключены ко вторым информационным выходам блока возведения в целую степень, а вторые вхо ды третьей схемы сравнения кодов - к пер вым информационным выходам блока извле- б чения корня, первые и вторые информационные выходи которого соответственно через второй и третий алементы И, вторые входы которых подключены соответственно к первому и второму управляющим выходам блока из- (50 влечения кадрия, соединены, со входами первого элемента ИЛИ, выходы которого соединены со входами второго блока ключей и разрядных сопротивлений. Выход первой схемы сравнения кодов через последовательно 55 соединенные четвертый элемент И, подключенный вторым входом к первому управляющему выходу блока возведения в целую сте. пень, и второй алемент ИЛИ подключенный)вторым входом к выходу второй схемы 60(1 ) - прирацения функций возведения вцелую степень, Усилители считывания 4разделены по разрядам на три группы 4-4в соответствии с зонами блока памяти приращений 1.Вход регистра адреса 2 подключен ковходу 1 4 тактовых импульсов устройства,первая группа выходов которого соединенасо входами блока памяти приращений 1, а 1 Двторая группа выходов - со входами первой группы входов первой схемы сравнениякодов 10 и входами ЫАП 3. Выход САП 3 соединен с первыми входами двух схем сравнения 9 и 92, вторые входы которых подключены к информационным входам 15 устройства. Выходы блока памяти приращений1 соединены со входами соответствующихусилителей считывания 4, выход одного изкоторых (4) через последовательно сое 20диненные первый элемент И 5, второй входкоторого подключен к выходу схемы сравненния 91, схему определения направления приращений 6, подключенную двумя другимивходами к выходам двух младших разрядов 25регистра адреса 2, счетчик 7 и блок ключейи разрядных сопротивлений 8 соединен содним из выходов 16 устройства. Другойвыход 16 устройства подк 1 почен к выходублока 8 ключей н разрядных сопротивлений ЗО,Выходы соответствующих усилителей счвтывания 4 и 4 соединены с.информациовными входами блоков возведения в целуюстепень 12 и извлечения корня 11, первыеи вторые управляющие входы которых подключены к выходам двух младших разрядоврегистра адреса 2, Третий управлпоший входблока 12 подключен к выходу схемы сравненни 9. Первые информационные выходыблока 12 соединены со вторыми входами 4 Осхемы сравнения кодов 10 . 12щему выходу блока 12, и элемент ИЛИ 13, подкаоченный вторым входом к выходусхемы сравнения кодов 10, через элементИ 5, второй вход которого подключен ковторому управляющему выходу блока 12,соединен с третьим управляющим .входомблока 11, Четвертый управляющий входблока 11 подключен и выходу схемы сравнения кодов 1 ОЗ через элемент И 5,подккоченный вторым входом ко второмууправляющему выходу, блока 11. Четвертыйуправляющий вход блока 12 подключен квыходу схемы сравнения кодов 10 через элемент И 5, подключенный вторым входомко второму управляющему выходу блока 12,Блоки возведения в целую степень 12и извлеченчя корня 11 (фиг, 2) содержатпо две последовательно соединенных. цепииз регистров 17 и 17, дешифраторов18 и 18 групп элементов И 19 -19 и20 -20, элементов ИЛИ 21 и 21 г, элементо 4И 22 и 22 р, схемы определения направ пения приращений 23 и 23, реверсивныесчет ики 24 и 24, схему дизьюнкции 25,элемент НЕ 26, информационные 27 и управляющие 28-31 входы, информационные32 и 33 и управлжицие 34 и 35 выходы,Входы элементов И 221 и 22 подклочены к третьему 30 и четвертому 31 управляющнм входам блоков 11 и 12. Входысхем определения направления приращений23, и 23 подключены к первому и второму управляющим входам 28 и 29 этихблоков. Вьходы регистра 1 7 соединенысо входами схемы дизъюнкций 25, выходкоторой соединен со вторым управляюыимвыходом 35 блоков 11 и 12 петясредстве 41но, а с первым управлЯОыим вьходом 34этих блоков через элемент НЕ 26. Выходысчет-иков 24 и 24 2 соединены с первыми32 н вторыми 33 информационными выходами блоков 11 и 12, Первые входы схем сравнения кодов 10 и 10подключены к выходам регистра адреса 2, вторые входы схемы сравнения 45 кодов 102 - ко вторым информационным выходам блока 12, а вторые входы схемы сравнения кодов 10 - к первым информационным выходам блока извлечения корня 11. Первые и вторые информационные выходы блока 11 черезэлементы И 5 и.5, вторые входы которых подключены соответственно к первому и второму управляющим выходам блока 1 1, соединены соответственно со входами элемента ИЛИ 1 3, выходы у которого соединены со входами блока 82 ключей и разрядных сопротивлений. Выход схемы сравнения кодов 10 через последовательно соединенные алемент И 5 подключенный вторым входом к первому уравлно В устройстве использован метод возве/ Р, РРР. 1дения в дробную степень- ,-;.) непрерывно-изменяю 1 ихся величинх ), которыйоснован на применении к дискретному зиачению аргумента Х,1 последовательнооператоров возведения в степень р(ц-Х)Ръи в степеньР(9 .%, а также операторовизвлечения корня степениГ(ц- /1 ) истепени с (ц 1,:)В блоке памяти приращений 1 записаныРприраыения степенных функций,Ьц=62 )( зона 1 ) и функций извлечения корнячлц= БАЛХ(зона 1 ). При этом квантсфвапие аргумента этих функций произведено с учетом заданной точности воспроизведения искомой Фукыии.571812 24 блока 12. Значение функции ц сравнивается с кодом регистра адреса 2 на схеме сравнения кодов 10 а в момент сравкеиля открывается элемент И 22 блока 11, и приращение функции у(ху 11 Х) =Я заносится в счетчик 24 блока 11, Код этого счетчика сравнивается с кодом регистра адреса 2 на схеме сравнения кодов 103 в момент сравнения открывается элемент И 22. блока 11, и приращение искомой 10 функции ц о)х =ц В М= Я) заносится в счетчик 242 блока 11 а само значениес функции цпоступает на входы блока 8н ключей и разрядных сопротивлений, с выхода которого заданная функция в аналоговом виде 5 б подается на выход 16 устройства. д 10 1. Устройство для возведения в дробнуютелень, содержащее регистр адреса, вход которого подключен ко входу тактовых имульсов устройства, первая группа выходов оторого соединена со входами блока памяи приращений, а вторая: группа выходово входами первой группы входов первой херы сравнения кодов и входами цифро;налогового преобразователя выход которого оединен с первыми входами двух схем срав ения, вторые входы которых подключены к нформационным входам устройства, выходы пока памаги приращений соединены со вхо ами соответствующих усилителей считывания, выход одного из которых через после доватепьно соединенные первый элемент И, второй вход которого подключен к выходу одной иэ схем сравнения, схему определения направления приращений, подключенную двуемя другимн входами к выходам двух младших разрядов регистра адреса, реверсивный счетчик и первый блок ключей и разрядных сопротивлений )соединены с одним из выходов устройства другой выход котобого подключен к вьходу второго блока ключей и разрядных сопротивлений, выходы соответствующих усилителей считывания соединены с информационными входами блоков возведения в целую степень и извлечения корня, первые и вторые управляющие входы которых подключены к выходам двух) младших разрядов регистра, адреса, третий управлявший вход блока воз. ведения в целую степень подключен к выходу другой схемы сравнения, а его первые информационные выходы соединены со вторыми входами первой) схемы сравнения кодов, отличавшееся тем, что, с целью расширения области применения, оно содержит элементы И и ИЛИ и вторую и трдГью схемы сравнения кодов, первые вхо дь,которых подключены к выходам регистра адресе; вторые входы второй схемы сравнейия кодов нодкпючены ко вторым информационным выходам блока возведения в цв лую степень,. а вторые входы третьей схемы сравнения кодов - к первым информационным выходам блока извлечения корня, первые и вторые информационные выходы которого са ответственно через второй и третий элементы И, вторые входы которых подключены соочн ветствепно к первому и второму управлаощим выходам блока извлечения корня, соединены со входами первого элемента И 1 И, выходы которого соединены со входами вто рого блока ключей и разрядных сопротивлений; выход первой схемы сравнения кодов через последовательно соединенные четвертый элемент И, подключенный вторым вхоПриводим временныв диаграммы работы отдельных блоков устройства, Пусть на одном иэ информационных входов 15 устройся О ва напряжение 1 х) изменяется в соответствии с графиком, представленным на фиг. Зф. На фиг. 36 показано изменение напря вения 0 на выходе ЦАП 3 и обозначены моменты времени 1 л, для которых Оц= 25т: Х . В соответствии со значениями приРращений 6 У =Хзаписанными в 11 --й"й, О/Ц -й ячейках блока памяти при ращений 1 третьей зоны 1 в разряде функ;. ции Х (фиге 46 и 4,6 ) и со значениями ЗО приращений аргумента, формируются значения функции Ц щ Х 1 в счетчик 24 блока 12 тфис. З,.в )В соответствии со еневеиивми прирещениЩ 1 Д., еалисеннмми ай,.-й и +1) -М ячейкм .блока памятипри-з 5 ишемий 1 в разряде первой зоны 1 функции Я формируются значения искомой функции =У =Хч в счетчике 241 блока 11 (фиг. 3, В ).40Алгоритм формирования приращения функции в зависимости от изменения кода в рвгистрв адреса 2 и от значений приращений М показан на фиг. 5.Для блока памяти приращений 1 с разрядалостью третьей 1 и первой 1 зоны, рав ной 11 1 Р= Я= 11 ) , известное устройство3позволяет реализовать й степенных функций ифункций извлечения корня,т. е. общее число функций равно "1=и 2 й в то врв 30мя как в данном устройстве, с той же раз рядностью третьей 1 В и первой 1 зон блока памяти приращеий 11 можно реализмвать примврнойрй+.11 степенных функций,3 1 Чили при заданном числе Й различных степейных функций разрядность третьей 1 и первой 1 зон блока памяти прирашенйй 1 в данном устройстве может быть сокращенав несколько раэ по "сравнению с известными устройствами. 6 О Формула изобретениядом к первому управляющему выходу блокавозведения в целую степень, и второй элемент ИЛИ, подключенный вторым входомк выходу второй схемы сравнения кодов че"рез пятый элемент И, второй вход которогобподключен ко второму управляющему выходу блока возведения в целую степень, соединен с третьим управляющим входом блока извлечения корня, четвертый управляющийвход которого подключен к выходу третьейсхемы сравнения кодов через шестой элемент И, подключенный вторым входом ко второму управляющему выходу блока извлечениякорня; четвертый управляющий вход блокавозведения в целую степень подключен к вю бхоЛу первой схемы сравнения кодов черезседьмой элемент И, подключенный. вторымвходом ко второму управляющему выходублока возведения в целую степень,2. Устройство по п, 1, о т л и ч а юш е е с я тем, что блоки возведения вцелую степень и извлечения корни содержатпо две последовательно соединенных пепи изрегистра, дешифратора, группы элементов И,элементй ИЛИ, элемента И, схемы определв-йьния направления приращения и реверсиеого счетчика; вторые входы элементов И группэлементов И объединень и подключены кинформационным входам блоков, вторые входы элементов И - к третьему и четвертомууправляошим входам блоков соответственновторой и третий входы схемыопределениянаправления приращения - к первому и второмууправляюшим входам блоков; выходы реверсивных счетчиков соединены с соответствующими информационными выходами блоков;выходы одного из регистров соединены совходами схемы дизъюнкций, выход которойсоединен со вторым управляющим выходомблоков непосредственно, а с первым управляющим выходом блоков - через элемент НЕ.Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР.М 288362, М. кл О 06 О 7/20, 1970 г,2. Ламин Е. И. "О рациональном построении связей ЗУ на магнитном барабане сАВМ, сб. "Вопросы радиоэлектроники серии УП, вьш, 2, 1965 г,Э. Авторское свидетельство СССРЖ ЗЗЭ 566, Кл, 0 06 0 7/26 С 06 Э 1/00,1971 г.