Устройство возведения в дробную степень

(11) 596941 1) ополните ое к авт. св У 22) Заявлено 30, 08.73 (21) 1957246/24 М Р 7/38 с присоединением зая осударстеенныи иомитеСонета Министроа СССРпо делам изобретенийи отнрытий(23) 11 риорите 3) Опубликовано 05,03.78.5) Дата опубликования опи 53) УДК 681,325(71) Заявитель краинской С рдена Ленина институт кибернети(54) УСТРОЙ ВОЗВЕДЕНИЯ В 2 естцо устройкоторое со зователи, ко епивация, р операции и Изв степень 1 реобра равцов триггер яются: зможнкции, имать ) или обойиц, представлъкщих елых чисел ( ---5 3 325. - низкаяпол ьз,уютсключи) .Известно также устинейцых зависимостей ойство реализации не- применяемое в анало. Изобретение относится к вычислительной технике и предназначено для возведения В дробную степень в управляющих системах и специализированных вычислительных маши- нах во возведения в дробную ержит цифро-аналоговые паратор, схему цифрового гистр показателя степени управляемые ключи 11 Недостатками этого устройства явл ограниченные функциональные во ности, поскольку в цем реалцзуются фу показатель степени которых может прин голько значения целых чсел (2, 3,значения величин, обратных целым числам- ), и нельзя вычислять функции, пок тель степени которых принимает значения вточность, так как в устроистве ися аналоговые блоки (коммутатор,говых и гибридных вычислительных машинах, которое может быть использовано для возведения в дробную степень. Для устранения указанного недостатка содержит запоминающее устройство, регистр адреса, цифро- и аналоговый преобразователь, преобразователи после довательного кода в параллельный, вентильцые схемы, триггерные регистры, блоки ключей и разрядных сопротивлений и схемы совпадения 12. Недостатком этого устройства является то большой объем аппаратурных затрат, в частности большой объем памяти для хранения функ.ций, и низкая скорость реализации нелинейных зависимостей.Прототипом изобретения является устройство возведения в дробную степень, содержанее блок возведения в целую степень, блок извлече.ния корня и регистр адреса, вход которого под.ключен ко входу тактовых импульсов устрой ства, первая группа выходов соединена со вхо дами блока памяти приращений, а вторая груп па выходов соединена со входами цифро-анато гового преобразователя, выход которого соедц.нен с первыми входами двух схем сравнения, вторые входы которых подключены к информа ционным входам устройства, выходы блока па.мяти приращений соединены со входами соог.25 ветствующих усилителей считывания, выхлопы, ;,;.;. ау,)О.,и; эдемеГгоь 11, Ято)ые ВхОдыО:1). 1 ОДК НОЧЕНЬ К ВЫХО,.ЗХ 1 СООВ,"ГНУ 6с 1 а В."Оы ие 1)ез соотвдтст-. (С.3.1; ОСЛ"ДОВЗТЕЛЬНО СОЕД)1 Н(ННЫХЗ( ЧР Яе,у ч ( а П 1) а В Л Е Н И Я П Р И ) аН Е Н )1 Н а)о(1(г ОЧЕНИ,ДВЯ Г(РУГИ)(н ВХОДВМИ К ВЫХОД,;, ДВ Х;,ГпДН, с ОВЗРЯДОЯ РЕГ 1)СТРа аДРЕСЗ реве:,("нных сче) чиков и б)оков ключеи и раз, Видных сопротивлений сОедннеиы с сООтветсгвующнми Выходами устройства 131.Недостатком этого устройства )1 вляются ОГрани(енные функциОяальние Возможности, тзк как усГООство ЯОзволяет реализовать ТОль ко функ)ии, гриращення которых записаны в , блоке памяти пг)Н 1)ащений, т. е. Количество ре" злизиуемых функций ограничено разрадностью блока памгти приращеииЙ..),ель изоб)етени) В Оасщиреикч) функциональных ВОзмохкностей устрОйства.Яго дос 1 И)аотсг( гем, что утройство 1 одер.имжит хему с)аН)еНя кОдов, тр(".тии блок ключей и раЗЯагых соротивлений и третьзо схе.у сравне.Ня, нервыи вход которой г(одкл(очейС) С-,)С) СТВ") Ю)ЯЕмч ИнфОРМЗЦИОННОМУ ВХОДУ устр1)ства, Вгсрой вход подключен к выходу ц.:(фр анаююмю рсобразовагел, а выход ссе(инеи с яегьзым управляющим Входом блока возвсде(Яя в целу(О степень, второй н третий управляк)щне входы которого подключены к в( )кда м двух мдцчих 1)азрядов 1)е(ис 1 ра ад рес., и 1(с 1) ь.Зц 1 к)нные Входы нодкл 1 очены к Выходам соа В тствую(цих усилителей считыва 1 ия, а Выходы соеди 11 с(1 ы с нарвой Груи 1 той ьходов схе.ы е 1 Внения кодов, вторая Группа входов которой подключена к второи группе ВЬХОДОВ рЕГИС 1)а а)1)ЕСаа ВОД СОЕДИНЕН С яев 1 ым 1)ра 1 О 1 ц 1 и Входом Олока извлечения ксрщ), Вта)Ой н третий у 11 гавля)ощие входы которсчо нодклОчены к Выкочам двух младгних разг,я )Ов О:-. Истра адр "са, ииформаци)И 1 ы(з Входы нодк"-еы к Выкоам соотв(тству(Ощих1 и)ле)(гчн 111 вя 1 И За)коды ч(рез)р 1)ии 1)ЛОИ ключей 1 1)азр.х СО)0 НО)е 1 И 1 соедине.)ы с соотиегству;Ощнм Выходом устройсгва.1Оь)е ТОГО, .б)Ок Возведе 11 НЯ В Це,уО сепень и ,"."ЛОК ИЗВЛНЧЕНИЯ ООНЯ Каждый СОДЕРжит РЕтГнстр. де(И(рра 1 ч, элемс 1 гы 11 и 11 ЛИ, схему ; 1)Сделсн(я 11 а 1;И)е)ия 1)ира(цени)1 и 1)евере 1 Вный с)етчик., нь Ходы когорсго соединеиы с выхода ми блокаинформационные входы кто )ого через соотвегстауОц 11 е элемеГгы И, подкк, 1: нные др)гим)1 Входами к соответствую Ц 1 м Выхо,;Зм де(фраОа, соединены со Вхо. дами элемента ИЛИ, Выхо)1, которого через лое 1( ЯОВН(ел ьно е)ед 1 е 111111 е (ГОО гвесгвую 1 цие :)1.кСИТ 11, 11 ОлкО 1(;111:111 дру 111 к( КХО/(Ом к Гарному унр 1 влнкщему Входу Олока, 1 схему оцоеделення нанравлсиия 1 р)1 раще)1 ня, подклю. ченную двумя другими Входамн ко Второму и Оегь му у,)авля 1 Оцнм ХО 1 ам бока, соединен со Вкодом реверсивного счетчика, а ьыходы регистра соедн;(сны со вход;1 ми деНфратора.1,а рГ. 1 пр(де(аале)а блок-схема устрой(тва )(3(де.11; В дроб)и 1 О стене 1 ь; на фиГ, 2 - ЛОК.ЕХС 1 а О.ОСО (КЗЕЕ,",е 1 НЯ В ЦЕЛУО С 1 Р 1 Г(1 Ь е:,)", 1 КР . Устройство (фиг. 1) содержит блок 1 памяти приращений, разделенный по разрядам иа трн зоны 11., 1 в первой иэ которых 11 записаны,приращения функций извлечения корня, Во второй 1) - приран)ения нелинейных функ ций и в третьей 1 - приращения степенных функций, регистр 2 гдреса, цифро-аналоговый пре.образователь 3, усилители 4 считывания, разде.ленные по разрядам на группы 4 ь 4 ь 4 з всоответствии с зоиамн блока памяти приращений 1, элементы И 5и 5) схемы 6, н бг определения направления приращения, реверсивные счетчики 7, и 7, блоки 8 8 и 8 з, ключей и разрядных сопротивлениИ схемы 9 ь 9) н 9 з сравнения, схему 10 сравнения кодов, блок 11 извлечения корня н блок 12 возведения в це- ) лую степень, информационные входы 13 устройства, выходы 14 устройства и вход 15 тактовых импульсов устройства.Блоки 12 возведения в целую степень и11 извлечения корня (фиг 2) содержат регистр 16, ден)н(рратор 17, элементы И 181, 18,18 элемент ИЛИ 19, элемент И 20, схему 21 определения направления приращения, реверсивный счетчик 22, информационные Входы 23 блока, первый, второй и третий управля)овне входы 24, 25 и 26 блока и выходы 27 блока.Работает устройство следующим образом,Устройство позволяет реализовать нелнней.ные зависимости, приращения которых для. рав.ных интервалов независимой переменной записаны в разрядах второй зоны 1, блока 1 памяти приращений. Начальные значения функций 1(х( для заданных зиачеиий арГументОВ хо наносятся н реверсивные счетчики 71, 7 и 22, а текущие зпачения функций 1(х) пОлучают.ся в тех )кечетчиках путем добавлении приращеш(й функций к содер)кнмому реверсивных счетчиков 77. и 22 в режиме слежения за нзменещ(ем значений. аргументов х.Значения а)Гументов х задак)тся на информацио)Нные Входы 13 устройства и цоступа(от на входы схем "рагя(ения 9 1, 9) и 9,. Пусть, например, в одном .з разр вдов блока памяти прнра щений Второй зоны 1, записаны приращенияфункций 1 п(х), а выход этого разряда через усилитель 4) считывания второй группы соединен с выходом элеме)1 та И 5,. Тогда для реализации функций 1 п (х; ) необходимо подать значение аргумева х; на Вход схемы 9 сравнении, На вход 15 )актовых импульсов устройства поступает так"Ояан частота и регистр 2 адреса работает н рехяме счета тактовых импульсов, 3 соогв.,.тс 1 и -, изменением кода в регистре 2 адреса 11(Онэод)тс;1 выбор соответствую(цей ч ячейки блока 1 памяти приращений и изменесние нанрнжси)я (га выходе цифро-аналогового преоб 1)азователи 3, которое сравнивается на схеме 9, сращ)ения с аналоговой величиной Э 1, .В моменн сраннени)1 Отк1 лвается эле)(ентИ 5 и содержимое соответствующего разряда, в котором записаня прира(ценив функции 1 пх,( то)1 ячейки блока 1 пал 1 яти приращений рторой зоны 1Ги)с)унает на вход скемкг онреде.ления нанравл.ИИЯ нр;ращения 6 кбтора)1 ие пропускает црнран(ен)гя функции на вход реиерсивного Гч)Гчнка 7 если значение нелячч, .;ШЕТ)ЫДУЩЕМ ПЗГЕ,5 цй) ВДДЗЕТ ПРНРаше .,5.: функции (ьйхнз вхад сложения или),5 Нтзния реверсивного5.-.,ч)ка 1 если энз" .1 ЕЫЦ," ВЕЛИЧИНЫ Х 1 СО 7 Т 51)СГВЕНО УВЕЛИЧИЛОСЬч: у.;Наш.лось.,Ц,)1 ., . К)О 5 Ь В, Вить нз- Ф ц)7 зыение изменения пррзщ".Низ аргу)менп, . ОстзтОчно проаизлизирОВЗ 5 ь змене)Ие;.:ОстоГния двух млздшну. разрядов регистраад)7 есз.Р".) раэядах блока памяти прнращени 61)и третьей 5)э зоны, соединенных через усилители 4, и 4 считывания первой и третьей группы с информациоинымн входами 23 блока , извле.чения корня и блоке 2 возведения ч целую степеь эзисаны приращения функций извле.чения корня ( у 5 х, з)РГх,) и приращения й степенных функцй "и", х) соответственно,"Я ОЕЗЛИЭЗ 1 ИИ фИ 5 И ВОЗ)ЕД 5)1 Я В е)ЕПЕНЬр1 р) Х 5) , зрумент которой х) подается на :)Од схемы 9, сравнения, цеобход)мо в регнст- ЗВ7 Ок 1 12 )Звере 1 и кую га еи".)1515 л 155"ьс 7 КОдсу)ц)11 х, кого)ыи ца я) с.;57 1:7)и.а 15 Р.:5555 .ра 7111 Вс гс 5) с кодомНсрз 2 аРсл,. ),5 у 5,: с)5)551 е 1 Ня кодов , к ынзе эл.:5 Ч 5 г ": :5.5 б 1 ОКЗИЭ 1 лечении ".с 11 я В ре)ерс)15175 с 5 ГИ 15 е 22 КОО)ОГО бу;РРСГ 1 а 55 ЗР 15551 С; .55., фУ 1551 И 1 ",Х) аНаЛОГО- гзи 7 ел 1511:1 .1)го 5555 с 11.1 ХОлг Окока Мз к)ночей К Й) З 7 ) 51,111.Х 1: 6111) ) 551 5 1.". 5155 О 55 Т у 1)а еи а И ь) Х О Д11.4 устр йс Иа.ЬсВ 51 5 с 1 НР ГРаа 1 ас ь". 5 ь кнк с иЗЛОоел 1 сг)ол),зуютс 55 с.,:Р 5,";.:5 лО,зло)о)ые нлц цифРОиые сх 1 г 9 1:Р 5 5555555. 1: 5 л)1:)Уе)Ц,)е УЩ)ойет 1 РХ 1 РУН 1 Ц 1 Ц тЦКГКС. 151 ДТГЗГЛЕН) Как В ги 1 Се 1,1 уч) )Ов 1 х к),75 1 з )555)ц 1 х рсзерсив 511 к сС 1 кРВ " ц 2"53 и и 15115 е аналоговых, ;1 гт,е так 1 зк )ИО 7 ОЗ)О,1)ет ВО 5;пр)иэиг КО), ИЕР)1 ВПНЫХ 1)УНКВИЙ и ф 5 ИКЦН 5 1 ЗДЕДЕИИЯ В ЦЕЛ 1 О СТЕПЕНЬ И ИЗБЛЕЕНИЯ КОР. ияпрнрзц 1 ения которых э 5 эпис)Нь в Олоке пз. 55)ги приращений, еце ц функции с лробны 1 показателем степенц,. Пр 5:е если в блоке па. мяти приращений загниЗны приращения для Р функций Воэверешгя в целую степень и С функции извлечения корня, то число функций с Лробленнымц показателями стегенн ОпределяУстройство возведения В дробную степень, содержащее блок возведения в целую степеньблок извлечения корня и регистр адреса, вход котО)ОГО подключен ко Входу тактовых им. .ульсов уст 7 ойства, первая группа выходов со- -. 1 ена со входами блока цзмяти приращений, а Вторая группа выходов соединена со входами цифро.аналогового преобразователя, Выход ко торого соединен с первымн входами двух схем сравнения, вторые входы которых подклюцены к информационным входам устройства, выходы блока памяти приращений соединены со входами соответствующих усилителей считывания, выходы двух иэ котооых соединены с первымн входами соответствуОщих элементов И, вто РЫЕ ВХОДЫ КОТОРЫХ ПОДКЛЮЧЕИЫ К ВЫХОДИМ СО. ответс)вующих схем сравнения, а выходы через соотвествуощие цепочки последовательно со. единенных схем определения направления прирзгценцй, подключенных двумя другими входа- ми к Выходам двух младших разрядов регистра адреса, реверсивных счетчиков и блоко ключей и разрядных сопротивлений соединены с соответствующими Выходами устройства, отличающееся тем, что, с целью расширения функциональных воэможностей, оно содержит схему срав)ения кодов, третий блок ключей и разряд- НЫХ СОПРОтИВЛЕНий И тРЕтЬЮ СХЕМУ СРЗХШЕ 1 ИЯ, первый вход которой подключен к соответствующему информационному входу устройс 1 ва второй вход подключен к выходу цнфро-ана. логового преобразователя, а выход соединен с первым уцравля)ощцм Входом блока иозве. дения в целую степень, второй и третий у)7 рзв. л 5)к)щне входы которого подклю гены к выходам двух младших разрядов регистра адреса, инфорзцноицые Входы подклюен) к Выходам соответствуОщнх усилителей считывания"а выходы соединен),1 со входами перво) группы входов схемы сравнения кодов, входы второй груп.пы Вхоло) которой подключены к выходам второй группы выходов регистра адреса, з выход соединен с первым управляющим входом блока извлечения корня, Второй и третий управляю.ц)ие входы которого подключены к выходам двух младших разрядов регистра адреса, информационные входы подкл)эчены к выходам соответствующих усилителей считывания. Зъы.ходы через третий блок ключей и разрядных сопротивлений соединены с соответствующим Выходом устройства 2, Устройство по и. 1, огличаюиееея тем, что блок возведения в целую степень н блок извлечения корня каждый содержит регистр, дешифратор, элементы И и ИЛИ, схему Определения наг)рзвления приращения и реверснвный счет. чик, выходы которого соединены с выходами блока, цнформационные входы которого через соответствующие элементы И, подключенные другими входами к соотвествующнм выходам дешцфраторз, соединены со входами элемента ИЛИ, выход когорого через последг)взтельно соединенные соответствуктщне элемен 1 И, иод. кл)че 11 цй другим ход 7) к первому учрзвляю596941 Фиг. Составитель Г. СоТехред О. ЛуговаяТираж 826 кина Корректор А. Гриценко Подписное едактор Трусов аказ40/44ударственного колигега Сов и делам изобретений иМосква, Ж.35, РаушскаяГатент, , Ужгород,НИИПИ Го 3035 Филиал Пстров СГ в Миигкрья инаб.,ул Пр 4/5еитнаг щему входу блока, и схему, определения на. правления приращения, подключенную двумя другими входами ко второмуи третьему управляющим входам блока, соединен со входом реверсивного счетчика, а выходы регистра соединены со входами дешифратора,Источники информации, принятые во внимание при экспертизе: 1, Авторское свидетельство СССР285362,кл. б 06 0 7/20, 1970.2, Ламин Е. И, О рациональном построениисвязей ЗУ на магнитном барабане с АВМ,Вопросы радиоэлектроники, серия Уп, вып, 21965.3, Авторское свидетельство СССР333566,кл, б 06 д 7/26, б 06 1 1/00, 1971.