Устройство для решения систем дифференциальных уравнений

71Оибяьз;:,: ,О П И С А Й Й Е щаэбвв 2ИЗОБРЕТЕИЙЯ Союз Советских Социалистических Республик. К06 Р 15/3 присоединением заявкиГосударственный номнтеВоввте тлнннстрао СГйРпо делам нзобретеннйн открытий 23) Приоритет 43) Опубликов 05.03,78 Бюллетень) Дата опубликования описания 15.02.78 Авторыизобретен В. П, Боюн Козл и Б, Н, Малиновски Заявите рдела Ленина итут кибернетики АН Украинской СС УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМДИффЕ РЕ 1 ШИА ЛЪНЫХ УРА ВНЕНИЙ Изобретение относится к вычислительной технике и может быть использовано при построении цифровых интегрируюних машин и однородных вычислительных структур, предназначенных для решения систем обыкйовенных дифференциальных уравнений,Известно устройство для решения сис-тем дифференциальных уравнений, соде щее интеграторы и блоки умноженияОднако известное устройство не мо быть использовано при решении систем урав-. нений высокого порядка из-за большого объема оборудования., так т -го ржакет О 1упрощен Наиболее близким техническим решением 1 к к данному предложению является цифровое интегрирующее устройство для решения систем обыкновенных дифференциальных урав- нений матричным способом, содержашее интеграторы, матрицу блоков умножения, при чем выход каждого интегоатора. соединен с отве одь оки матрипьа 21,первыми входами блоков умноженияствуюцей строки матрицыпервые вблоков умножения последней стрсоединены со входами устройств Однако это известное устройство отличается большим объемом оборудования как для решения систем уравненийпорядка устройство содержит тт многовходо вых сумматоров и (Ю + 1 )т сложных блоков умножения, кроме того, оно дает большие погрешности, поскольку в блоках умножения содержатся остатки, которые в сумме могут,.представлять большие вели. чины нри высоком порядке решаемой системы уравнений. Целью изобретения являетсяиеустройства и повышение точносл,Для этого блоки умножения каждогостолбца соединены последовательно, выходкаждого из блоков умножения последнейстроки соединен с входом соответствуюшегоинтегратора и вторыми входами соответствуюших блоков умножения первой строкиматрицы, причем блок умножения содержитрегистр, преобразователь кода, первыйвход которого соединен с выходом регистра,второй вход явлчется первым входом блокаумножения, одноразрядный сумматор, первыйвход которого соединен с вторым входом3блока умножения, второй вход соединен свыходом преобразователя кода, третий входс выходом элемента запоминания переноса,влад которого соединен с выходом одноразрядного сумматора, выход которого сое-5динен с входом элемента запоминания суммы,выход которого является выходом блокаумножения,1Иа фиг, 1 приведена структурная электрическая схема устройства, на фиг. 2 - 10структурная электрическая схема блокаумножения,Устройство для решения систем дифферен-циальных уравнений содержит ть интеграторов 1 и (т+ 1) я блоков умножения 2, БВыходы каждого из а интеграторов1 соединены с первыми входами н блоковумножения 2 в каждой из В строк матрицысоответственно, (+1) блоков умножения 2.в каждом столбце матрицы соединены последовательно, а выход (ъ +1 )-го в столбцеблока умножения 2 соединен с вторым вхо-,дом первого в столбце блока умножения 2и с входом соответствующего интегратора 3,Входы 3 устройства соединены с первыми 25входами блоков умножения 2(Ъ +1)-й стро-ки,Блок умножения 2 содержит однораэрадный сумматор 4 (см. фиг, 2), элементы ЗОзапоминания переноса 5 и суммы 6, преобразователь 7 кодов и регистр 8, Блокумножения 2 имеет входы 9 и 10 и выход 11,Первые входы 10 блоков умножения 2 вка 2 кдой строке соединены между собой иподключены к выходам соответствующихинтеграторов 1, Выходы 11,каждого предыдущего в столбце блока умножения 2соединены с вторыми входами 9 каждогопоследующего в столбце блока умножения 2, 4 ОВыход 11 (и+1)-го в столбце блока умножения 2 соединен с вторым входом 9первого в столбце блока умножения 2 ивходом соответствующего интегратора 1,Устройство работает следующим об 45разом,В регистрах 8 л блоков умножения 2устанавливаются значения коэффициентовЙц, а в регистры 8 блоков умножения2 (о+1)-й строки заносятся коды величины501 . На первые входы 10 блоков умноже-,ния 2 (о +1)-й строки подаются прирашениафункции 6, а на первые входы 10блоков умножения 2 с первой по-юстроку поступают приращения , с 1с вьмходов интеграторов 1,В первом такте осуществляетсявыдачапервого младшего разряда коэффициентовй . и остатков Ь: на предыдущей3.,60итерации на одноразрядные сумматоры 4 4блока умножения 2 первой строки, в которых. вычисляются величины ( 6 +д х 1 ь 1 ).3.На К -м такге выдается:К -й разрядк к коэффициентов йц и остатков Ь. на одноразрядные сумматоры 4 блока умножения 2 первой строки, т,е,-щ+1)-й разряд коэффициентов ,и ; на одноразряд; ные сумматоры 4 блока умножения 2 щ-й строки, =1, 2,К;, После (п+1)-го такта на выходы блоков умнжения 2 (ф 1 +1) й строки выдается младщий разряд величины 4. й Ы+Бц,1ИВ результате работы устройства напоследующих р тактах ( р - разрядность)вычисляются все р разрядов правой частисистемы уравнений и запоминаютса на элементах запоминания суммы 6, Затем с выходов блоков умножения 2 (и +1 )-й строкиразряды переполнения поступают на входысоответствующих интеграторов 1, в которыхосуществляется оцерапия интегрирования ивырабатываются новые значения переполнения Й к 1 .Предыдущие итерации осуществляютсяаналогично вышеизложенному, причем значения правых частей, вычисленные на предыдущей итерации и зафиксированные наэлементах запоминания суммы б, используются на последующей итеграции, поступая младшими разрядами вперед на входыблоков умножения 2 первой строки,В зависимости от соотношений разрядностии порядка и решаемой системыуравнений (1) столбцы блоков умножения2 могут разбиваться на КК: ГА. )параллельных идентичных цепей последовательно соединенных блоков умножения 2по р блоков в каждой цепи, Такое разбиение позволяет повысить быстродействиеустройства,Технико-зкономический эффект настоящего предложения состоит в томр что даннОеустройство имеет меньший объем,оборудовання посравнению с известными устройствами, так как из известного устройстваисключены а. сложных многовходовых сумматоров, а з -разрядные регистры(т +1)ч блоков умножения 2 заменыодноразрядными элементами запоминаниясуммы б. Кроме того, данное изобретениепозволяет повысить точность решения задачи, поскольку вычисление правой частив предлагаемом устройстве осуществляетсяс погрешностью младшего разряда (2а в известных устройствах с погрешностьютъ 2 , Это достигнуто путем исключения3 остатков в регистрах блоков умножения 2 и заменой нх одним суммарным5969 1, Устройство для решения систем дифференциальных уравнений, содержащее ин-, теграторы, матрицу блоков умножения, , причем, выход каждого интегратора соединен с первыми входами блоков умножения соответствующей строки матрицы, первые входы блоков умножения последней строки матрицы соединены с входами устройства, о т л иа ю ш е е с я тем, что, с целью упрощения и повышения точностиблоки умножения каждого столбца соединены последовательно, выход каждого из блоков умножения последней строки соединен с вхо-дом соответствующего интегратора и вторыми входами соответствующих блоков ум- . ножения первой строки матрицы.2. Устройство по и. 1, о т л и ч а юш е е с я тем, что блок умножения со 526держит регистр, преобразователь кода, первый вход которого соединен с выходом регистра, второй вход является первым входом блока умножения, одноразрядный сумматор, первый вход которого соединен свторым входом блока умножения, второйвход соединен с выходом преобразователякода, третий ,вход - с выходом элементазапоминания переноса, вход которого соединен с выходом одноразрядного сумматора,выход которого соединен с входом элементазапоминания суммы, выход которого яв-ляется выходом блока умножения,Источники информации, принятые во внимание при экспертизе;1, Майоров ф. М. Электронные цифровыеинтегрирующие машины, ММашгиз, 1962,2. Воронов А, А. и др, Цифровые аналоги для систем автоматического управления, М., АН СССР, 1960,,596952 Небола,ПодпиСовета Министровений и открытий5 Раушская наб Заказ 1142/47 Тираж 826 ЦНИИПИ Государственного комитета по делам изобрет 113035, Москва, Ж ноеСССР