Процессор дискретного преобразования фурье

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 06 Р 15/332 ПИСАНИЕ ИЗОБРЕТ СКРЕТНОГО ПРЕОБРАЗО/26 Бюл. 9бев88.8)Л., Гоулфровой о1978.В.Н, и д Теория отки си омбиниЗарубе2, с ваная2. процесника,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ПРОЦЕССОР ДИВАНИЯ ФУРЬЕ(57) Изобретение относится к специализированным средствам цифровой вычислительной техники, предназначенным для выполнения процедуры дискрет"ного преобразования Фурье, и можетбыть использовано в системах цифровой обработки сигналов в реальноммасштабе времени. Цель изобретенияповышение быстродействия. Поставленная цель достигается за счет того,что в состав процессора входят блокЬ-точечного дискретного преобразования фурье 1, выходной блок 2, узелудвоения 3, интерполятор 4, элемент йзадержки 5, вычитатель 6, элемент за-.держки 7 и сумматор 8. 2 ил.Изобретение относится к специализированным средствам цифровой вычислительной техники, предназначенным для выполнения процедуры дискретного преобразования Фурье (ДПФ), и может быть использовано в системах цифровой обработки сигналов в реальном масштабе времени.Целью изобретения является повышение быстродействия.На фиг.1 представлена схема процессора; на фиг.2 - временные диаграммы его работы.Процессор дискретного преобразования Фурье (фиг.1) содержит блок Ь-точечного дискретного преобразования Фурье (ДПФ) 1, выходной блок 2, узлы удвоения (спектрального разрешения) 3,1-3.М, каждый из которых содержит интердолятор 4, элемент 5 задержки, вычитатель 6, элемент 7 задержки и сумматор 8.Устройство работает следующим образом.Входной массив из Ь комплексных выборок 1-го сегмента анализируемого сигнала параллельно подается в течение интервала времени 0-(Ь)Ь на вход блока 1Далее в течение интервала времени Ь-(2 Ь)4 на вход блока 1 подается массив из Ь выборок 2-го сегмента и т.д.Подобная динамика обновления 1входного массива может быть рбеспечена, например, включением перед вхо" дом блока 1 буферного запоминающего устройства (ЗУ), имеющего входной коммутатор, два многоразрядных регистра сдвига и выходной коммутатор. Входной коммутатор подключает к входу буферного ЗУ вход 1-го (2-го) регистра сдвига при подаче управляющего импульса на его 1-й (соответственно 2-й) управляющий вход. Выход-: ной коммутатор подключает к выходу буферного ЗУ выход 1-го (2-го) регистра сдвига при подаче управляющего импульса на его 1-й (соответственно 2-й) управляющий вход. Разноимен- ные управляющие входы коммутаторов попарно объединены и образуют 1-й и 2-й управляющие входы буферного ЗУ. Входы тактирования (сдвига) 1-го и 2-го регистров сдвига являются соответственно 3-м и 4-м входами тактирования буферного ЗУ. С момента включения входной коммутатор в течение Ь тактов работы подключает к входу буферного ЗУ вход 1-го регистра сдвига, выполняющего в этот период времени функцию 1-й линии задержки с 5отводами (под входом регистра подразумевается входная шина последовательного кода в каждом разряде кодапоследовательности обрабатываемыхвыборок). По завершении (Ь)-го 10 такта осуществляется подключение выходным коммутатором на период времени Ьь -(2 Ь) Ь выходной шины параллельного кода 1-го регистра сдвига(в каждом разряде), т.е. отводов 1-й 15 линии задержки к векторному входублока 1; при этом на указанный период времени 1-й регистр выполняетфункцию совокупности из Ь многоразрядных регистров хранения, а входным 20 коммутатором осуществляется подключение к входу буферного ЗУ входа2-го регистра сдвига, который в этотпериод времени выполняет функцию2-й линии задержки с отводами. Таким 25 образом, путем поочередного изменения функций двух регистров обеспечивается поочередная подача на входблока 1 массивов входных выборок. Впроцессе функционирования буферного 30 ЗУ реализуется подача синхроимпульсов с частотой 2=1/Д на вход "УЗ"того из регистров сдвига, которыйв данной фазе работы выполняетфункцию линии задержки с отводами.Принцип действия .процессора состоит в следующем. Пусть, например, М== 8 и Б = Н = Ь М. В этом случае всеоузлы удвоения спектрального разрешения работают в "скачущем" режиме. В 40 момент времени , на вход блока 1поступает совокупность выборок 1-госегмента отрабатываемого сигнала.В момент й на выходе блока 1 формируются результаты ДПФ 1-го входного 45 массива. В моментна выходе блока1 формируются результаты ДПФ 1-говходного массива. В момент С навыходе интерполятора 4 формируетсяЬ интерполированных коэффициентов 50 Ве, соответствующих Ь-точечному разложению входного сигнала по гармоническим составляющим, частоты которыхрасположены в серединах частотныхинтервалов между частотами, соответствующими коэффициентам ДПФ А.Гармонические составляющие, соот 211 Кнветствующие ДПФ (А ехр 1 --- ) имеК Ь1361574 Процессор дискретного преобразования Фурье, содержащий блок Ь-то . чечного дискретного преобразования Фурье и выходной блок, выход которого является информационным выходом процессора, информационным входом которого является информационный вход блока Ь-точечного дискретного преобразования Фурье, выход результата которого подключен к входу выходного блока, о т л и ч а ю щ и й с я тем, что, с целью повьппения быстродействия, выходной блок содержит 1 оя М (М = Н/Ь, Н - размер обрабатываемой входной последовательности) узлов удвоения, причем выход -го (11, М) узла удвоения подключен к входу (1+1)-го узла удвоения, выход М-го узла удвоения является выходом выходного блока, выходом которого является вход первого узла удвоения, причем 1-й ( = 1,М) узел удвоения содержит сумматор, вычитатель, два элемента задержки и интерполятор, вы-, ход которого подключен к информационют периоды, укладывающиеся ровно К (целое число) раз на интервале разложения в Ь точек. Поэтому суммирование значений Аи Аэквивак 5 лентно спектральному разложению входного сигнала по составляющим вида2 к Кпехр---- , где К - четное, Гар 2 Ьмонические составляющие, разложение по которым дает значения Ве, соответ 2(К +0,5)п ствуют частотам ехр 121,периоды которых на интервале в Ь точек укладываются К + 0,5 раз (т.е. 15 они заканчиваются в конце интервала фазой к), Следовательно для фазовой "сшивки" базисных функций разложения, соответствующих коэффициентам Ве, необходимо повернуть фазу коэффициента 20 В . , относительно фазы коэффициен 1та В е на и, что и реализуется вычитанием в вычитателе 6. Из сказанного следует, что для имитации удвоения числа точек разложения необхо димо реализовать векторное сложение массивов чисел А и Аи вычик,ктание массивов чисел Ве и Вее,п еп- ф полученных по смежным (неперекрывающимся) во времени сегментам входно го сигнала. В результате получаем разложение сигнала по составляющим(2(к Кпвйда А ехр--- , где прик,(ъ 2 Ьчетных К взЯты РезУльтаты с вы хода вычитателя 6, а при нечетных - с выхода сумматора 8. При повторении подобной итерации уцвоения числа точек Разложения в уз 40 ле 3.2 необходимо учитывать, что для этого блока входной массив соответствует уже разложению на интервале в 2 Ь точек, т.е. в узле 3.2, в скачущем режиме все операции могут выполняться в 2 раза реже, чем в блоке 1, но и при этом размерности входного и выходного массивов составляют 2 Ь и 4 ЬР соответственно, т.е. в 2 раза превьппают размерности массивов на входе и выходе узла 3.1. Каждый узел З.К отличается от узла З.Кзамедлением (при работе в скачущем режиме) в 2 раза темпа поступлениявходного массива и увеличением в 2 раза его размерности. Под скачущим понимаем такой режим работы узла ЗК, когда в нем блоки 8 и 6 отрабатывают свои функции один раз за два периода обновления информации на входе этогокаскада (т.е. вычитателем 6 реализуется векторное вычитание массива, полученного при нечетном шаге обновления массива на входе этого каскада,полученного на предыдущем четном шаге обновления; аналогично в сумматоре 8 реализуется векторное суммирование). При необходимости реализации спектрального анализа с обновлением на Б = М/2 точек последний узел удвоения 3(Кш работает в скользящем режиме. В последнем случае блоки 8 и 6 в этом каскаде отрабатывают свои функции один раз за каждый период обновления информации на входе этого каскада, При необходимости обновления на М,= И/4 в скользящем режиме работают последний и предпоследний узлы Зт и ЗК,(при М = 8 это узлы 3.3 и 3.2). Отличие этого режима от имевше го место прн И = М/2 состоит в том, что темп обновления массива на выходе узла 3.2 совпадает с темпом обновления массива на его входе (т.е. понижения темпа в 2 раза не происходит) что влечет за собой в этом случае двойную нагрузку на узел 3.3. Формула изобр етения13 б 1574 Юйета8 Составитель А.БарановТехред А.Кравчук Корректор О.Кравцова Редактор В,Бугренкова Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 т Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4ному входу первого элемента задержки,первый и второй выходы которого подключены соответственно к первому ивторому входам сумматора, выход которого соединен через монтажное ИЛИ свыходом вычитателя и является выходомузла удвоения, входом которого явля-,ются соединенные между собой вход интерполятора и информационный входвторого элемента задержки, первый ивторой выходы которого подключены5 соответственно к первому и второмувходам вычитателя, а тактовые входыпервого и второго элементов задержкисоединены между собой и являются3-м тактовым входом процессора.