Процессор цифрового фильтра

(57) Из ной тех в аппар обработк адежностьдио, 1978,и др,Сов. и др. Циф льных схемах 1979, с. 161. ИФРОВОГО Фровые в техЪ СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ СУДАРСТВЕННЫИ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ У СВИДЕТЕЛЬ(56) Журавлев Ю. Пи контроль ЭВМ. М.с. 40.Гольденберг Л. Мустройства на интегранике связи. М.: Связь,(54) ПРОЦЕССОР ЦРА 20нерно-физический и обретение относится к вычислитель- нике и может быть использовано атуре бортовых систем сбора и и данных. Цель изобретения - по- достоверности работы процессора. обретения достигается путем введеизвестный табличный процессор фиксации сбоев в накопителе, хратаблицы частичных произведений, их из регистров 7, 8, сумматора 9, 0 сравнения, счетчика 11. В случае ния заданного числа сбоев в ячейопителя частичных произведений р цифрового фильтра с помощью11 генерирует запрос к системе на узку таблиц. 3 ил. вышение Цель из ния в средств няшем состоя ш схемы 1 превыше ках нак процессо счетчика перезагр5 10 15 20 25 Формула изобретения 30 35 40 45 50 55 Изобретение относится к вычислительной технике и может быть использовано в помехоустойчивой аппаратуре бортовых систем сбора и обработки данных (ССОД).Целью изобретения является повышение достоверности работы процессора цифрового фильтра.На фиг. 1 представлена структурная схема процессора; на фиг. 2 - схема блока инвертирования; на фиг. 3 - схема блока микропрограммного управления.Процессор цифрового фильтра содержит блок 1 инвертирования, третий регистр 2, накопитель 3, первый регистр 4, первый сумматор 5, второй регистр 6, четвертый регистр 7, пятый регистр 8, второй сумматор 9, схему 10 сравнения, счетчик 11, блок 2 микропрограммного управления. На фиг. 2 показаны элементы НЕ 13, мультиплексор 14. На фиг. 3 показаны постоянное запоминающее устройство 15, элементы И 16.Идея алгоритма защиты от сбоев состоит в том, что сумма результатов, адресуемых прямым и инверсным кодами, равна сумме всех коэффициентов цифрового фильтра.В накопителе 3 хранятся частичные суммы, соответствующие заданному фильтрру, частичные суммы генерируются, например, одним из процессоров системы, в которую включается предлагаемый процессор цифрового фильтра.11 роцессор цифрового фильтра работает следующим образом.От центрального процессора многопроцессорной системы производится загрузка в режиме прямого доступа в накопитель процессора цифрового фильтра вычислительных таблиц частичных сумм.По окончании загрузки все регистры процессора цифрового фильтра устанавливаются в начальное состояние. Затем начинается функционирование процессора в режиме проведения операции свертки. Гри поступлении от блока 12 управления сигнала из накопителя 3 извлекается код частичной суммы, соответствующей прямому коду среза, и передается в регистр 4, а с его выхода в сумматор 5, где происходит сложение с кодом числа, записанным в регистре 6. После этого производится вторая фаза операции. По приходу от центрального процессора следующего управляющего слова на вход команды блока 12 производится извлечение из ячейки накопителя 3 частичной суммы с адресом, соответствующим инверсному коду среза, который получается путем переключения блока 1 инвертирования в режим инвертирования кода, установленного на входе устройства. Код частичной суммы записывается в регистр 8 и складывается в сумматоре 9 с содержимым регистра 7. Затем осуществляется сравнение полученного результата с постоянной величиной,равной сумме всех коэффициентов фильтра в схеме 10 сравнения. Если в ячейках, хранящих частичные суммы, соответствующие прямому и инверсному кодам срезов, сбоев не произошло, то в результате их суммирования образуется число, равное сумме всех коэффициентов фильтра, В случае наличия сбоев схема 10 индицирует несовпадение кодов, Счетчик 11, на который поступает сигнал несовпадения кодов со схемы 10 сравнения, фиксирует этот сбой, увеличивая свое содержимое на ,При наличии, например, в матрице одного сбоя не имеет смысла останавливать вычислительный процесс, так как вероятность того, что сбитая ячейка будет адресована повторно, составляет всего лишь и/2", где п - разрядность чисел; к - длина вектора коэффициентов.При заданной точности вычисления содержимое накопителя должно быть обновлено в случае превышения количества сбоев, зафиксированных счетчиком 11 заданного уровня. Поэтому при переполнении счетчика 11 сигнал переполнения инициирует обрагцение к ведущему процессору системы с запросом на обновление содержимого накопителя. Процессор цифрового фильтра, содержащий накопитель, первый сумматор, первый, второй и третий регистры, причем выходы накопителя соединены с информационными входами первого регистра, выходы которого соединены с входами первого операнда первого сумматора, входы второго операнда и выходы которого соединены соответственно с выходами и информационными входами второго регистра, адресные входы накопителя объединены с информационными входами третьего регистра, выходы которого соединены с информационными входами накопителя, входы записи/чтения и выбора кристалла которого соединены соответственно с первым и вторым выходами блока микропрограммного управления, третий, четвертый и пятый выходы которого соединены соответственно с синхровходами первого, второго и третьего регистров, выход второго регистра является информационным выходом процессора, синхровход и вход команды блока микропрограммного управления являются одноименными входами устройства, отличающийся тем, что, с целью повышения достоверности работы, он содержит блок инвертирования, четвертый и пятый регистры, второй сумматор, схемы сравнения и счетчик, причем информационные входы четвертого и пятого регистров соединены соответственно с выходами первого регистра и накопителя, выходы четвертого и пятого эегистров соединены с входами первоп и второго операндов второго сумма1314349 Ю СХЙУРудрапалНОЯ тора, выход которого соединен с первым входом схемы сравнения, второй вход и выход которой соединены соответственно с шиной задания суммы коэффициентов процессора и счетным входом счетчика, выход которого является контрольным выходом процессора, информационные входы процессора соединены с информационными входами блока инвертирования, выходы которого соединены с адресными входами накопителя, шестой выход блока микропрограммного управления соединен с входами сброса четвертого и пятого регистров и счетчика, а 5седьмой выход - с разрешающим входом блока инвертирования, синхровходы четвертого и пятого регистров соединены с четвертым выходом блока микропрограммного управления.линии роизводст Редактор А. Заказ 2007/5 ВНИИПИ Го Составитель И. ХазовТехред И, ВересТираж 673митета СССР по делам изЖ - -35, Раушская наб.ское предприятие, г. Ужг дарственного ко13035, Москва,нно.полиграфич