Матричный процессор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) 11 11 4 С 06 Р 15/31 ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ СПИ ТЕЛЬСТВУ/24-2 9815 6. 11 3 11 вышение быстродей Поставленная цель что матричный про блок 1 фрагментац твия устроиства,достигается тем,.85.87, Бюл, Р 43ализированноерское бюро авттем управления пе про рукт ос си В.М.681. матиз ормирован оммутатор ботки, дв 5. Повыше блок 2 мента, ков обр мутатор матричн Ситнико оробки 2(088. гопо(57) Изобретение относится к област вычислительной техники и может быть использовано для цифровой обработки изображений. Цель изобретения - поза счет ки фраг рах изо вмещени тов изо ажения, матрицы размеро АВТОРСКОМУ С(21) (22) (46) (71) конс ваннь (72) (53) ИЗОБРЕТЕНИЯ 54204 А цессор содержит ии матрицы данных, ия окрестности фраг, матрицу 4 блоунаправленный комние быстродействия сора обеспечивается я операций обработбражения при размебольших линейных блоков обработки,354204 оставитель В ехред А.Кран мирнов к Корректор А.Обруча дактор С,Пека Тираж ба ВН 1 ЯПИ Государственного комитет по, делам изобретений и открыт 3035, Иосква, Ж, Раушская наб, каз 5695/44 Подписн СССРй Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,54204 2 10 15 20 25 30 35 40 50 55 113Изобретение относится к вычислительной технике и может быть использовано для цифровой обработки изображений,Целью изобретения является повышение быстродействия устройства.На фиг, 1 приведена структурнаясхема матричного процессора; на фиг.2пример построения пятого двунаправленного коммутатора; на фиг.3 - структурная схема блока фрагментации матрицы данных; на фиг4 - структурная схема блока формирования окрестности фрагмента; на фиг,5 - примерпостроения узла ввода-вывода блокаформирования окрестности фрагмента;на фиг,6 - пример построения двунаправленного коммутатора блока Формирования окрестности фрагмента; на.Фиг,7 - пример построения элементапамяти узла ввода-вывода блока формирования окрестности фрагмента; нафиг.8 - пример построения с первогопо четвертый двунаправленных коммутаторов; на фиг,9 - пример построений приемопередатчика двунаправленного коммутатора; на фиг,10 - примерпостроения элемента буферной памятиузла ввода-вывода блока формированияокрестности фрагмента; на фиг,11структурная схема матрицы блоковобработки матричного процессора; нафиг.12 - структура блока обработки;на фиг.13 - пример построения узладвунаправленной коммутации блока обработки; на фиг,14 - пример построения узла двунаправленной передачиданных блока обработки; на фиг,15структура исходной матрицы данных;на фиг.16 и 17 - структура фрагмента матрицы данных и ее отдельнойстроки; на фиг,18 - структура вводимого фрагмента матрицы данных .сосформированной полной окрестностью;на фиг,19 - структура обрабатываемого фрагмента и достоверной части результирующего фрагмента,Матричный процессор содержит блок1 фрагментации матрицы данных, блоки2 Формирования окрестности фрагмента, с первого по четвертый двунаправленные коммутаторы 3, матрицы 4 блоков обработки, пятый двунаправленныйкоммутатор 5, вход 6 команды обработки матричного процессора, информационные входы-выхоцы 7 матричного процессора, вход 8 режима матричногопроцессора, вход 9 команды ввода-вывода матричного процессора, вход 10двунаправленного коммутатора, шины 11и 12 блока фрагментации матрицы данных, информационные входы-выходы13-22 и выход 23,Двунаправленный коммутатор 5 содержит два узла 24 приема-передачи.Блок 1 фрагментации матрицы данныхсодержит сдвигающий регистр 25 исдвигатель 26. Блок 2 формированияокрестности фрагмента содержит узел27 ввода-вывода, группу 28 буферныхключей и двунаправленный коммутатор29, Узел 27 ввода-вывода содержитй элементов, где д - разрядностьданных, элемент 30 памяти, (с+1)-йэлемент 31 памяти, с 1 элементов 32буферной памяти, (с 1+1)-й элемент 33буферной памяти, выходы 34 и 35,входы-выходы 36,Двунаправленный коммутатор 29 содержит входы-выходы 37 и 38, мультиплексор 39, триггер 40 и демультиплексор 41.Элементы 21 и 22 памяти содержаткаждый мультиплексор 42, триггер 43,демультиплексор 44, Двунаправленныйкоммутатор 3 содержит узлы 45 приема-передачи, информационные входывыходы 46, причем каждый узел 45 приема-передачи содержит мультиплексор47, триггер 48 и демультиплексор 49.Элементы 32 и 33 буферной памяти содержат триггеры 50 и 51 и мультиплексор 52.Матрица 4 блоков обработки содержит блоки 53 обработки, информационные входы-выходы 54 и 55, причем каждый блок 53 обработки обрабатывающейиматрицы содержит арифметико-логический узел 56, узел 57 оперативной памяти, узел 58 двунаправленной передачи данных, узел 59 двунаправленной коммутации, вхоцы-выходы 60 и 61,приэтом узел 59 содержит мультиплексор.62, триггер 63, демультиплексор 64,элемент 65 приема-передачи, входы-выходы 66 и 67,Узел 58 содержит два мультиплексора 68, два триггера 69 и два мультиплексора 70.Пример представления структуры матрицы 71 данных форматом Ф У элементов данных содержит несколько фраг.ментов 72-80 матрицы данных, каждыйиз которых имеет формат Ч Ч элементов данных. Фрагменты 72-80 нумеруются слева направо номер.м столб 1354 204цаи номером ряда 3 сверху вниз, Так, первый ряд (1 = 1) Фрагментов 72-74 имеет номера столбцов 1 от 1 для фрагмента 72 до фр для фрагмен 5 та 124, второй ряд (3 = 2) фрагментов 125-127 имеет номера столбцов 1 также от 1 до ф/ и т,д. Всего в матрице 71 данных содержится ф/Ч рядов фрагментов, т,е. 1=1,2 ф(, 10Каждый фрагмент, хранящийся в узле 36 памяти блока 4 содержитстрок 81-83.В каждом 1-м ряду Фрагментов вРматрице 71 содержится Ч ( в -) =фЧстрок, Строки в матрице 71 нумеруются и адресуются целыми числами в порядке возрастания слева направо и сверху вниз, Таким образом, строки, образующие данный фрагмент, с номеромимеют следующие адреса:для строки 81 фрагмента для строки 82 фрагмента ц 1, ф А " = И+8 г з 8 сР(3) и т.д,В общем виде для К-й сверху строки фрагмента, расположенного в 1-м ряду и 1-м столбце матрицы данных, имеем А= (д) + (3 - 1) У + (К) сР,(4)Каждая строка 81-83 содержит у элементов 84-86 данных,45Структура вводимого фрагмента матрицы данных со сформированной полной окрестностью содежрит 72-87 один из фрагментов матрицы 71 данных Полная окрестность даннога фраг 50 мента содержит верхнелевую 87, левую 88, нижнелевую 89, верхнюю 90, нижнюю 91, верхнеправую 92, правую 93 и нижнеправую 94 окрестности.В каждой из окрестностей 87, 89 55 92 и 94 содержится па одному элементу данных, а в каждой из окрестностей 88, 90, 91 и 93 - по ц элементов данных. Для элементов 95-106 результатвыполнения операции, связанной с анализам полной окрестности, будет недостоверным в связи с отсутствиемдля этих элементов полной информацииоб их окрестностных элементах данных,Таким образом, достоверная частьрезультирующего фрагмента ограниченаприграничными элементами 107-110 данных и не включает граничные элементы 95-106 данных.Матричный процессор работает следующим образом,Па двум линиям (шины 11 и 15) всоответствующие блоки 2 передаютсяэлементы данных, из которых в указанных блоках 2 произвацится формирование левой, верхнелевай, нижнелевой,правой, верхнеправой и нижнеправойокрестностей вводимого фрагментаданных,Сформированные в процессе вводастрок Фрагмента ега нижняя, верхняя,левая и правая окрестности из соответствующих блоков 2 па шине 21 передаются в соответствующие блоки 3. Наэтом процесс ввода первого Фрагмента совместно с вводом и формированием ега полной окрестности завершен. Одновременно с этим можно приступить к процессу ввода в матрицу4, а также в блоки 2 подготовленныхк этому времени второго фрагментасовместно с ега полной окрестностью.Процесс обработки введенного фрагмента данных совместно с ега полнойокрестностью производится пад управлением сигналов, поступающих по линиям шины 6, причем процесс обработки данного (-го) фрагмента данныхможет производиться одновременно спроцессом вывода результата обработки предыдущего (-1) фрагмента и спроцессом ввода последующего ( ++ 1-го) фрагмента совместно с Формированием его полной окрестности,В процессе обработки данного фрагмента граничные элементарные процессоры обрабатывающей матрицы получают полную достоверную инфармациюаб окрестности за счет блоков 2. Указанные блоки 2 обеспечивают сваевременное Формирование как верхней, нижней, левой и правой окрестностей, поступающих в граничные блоки обработки матрицы 4 па шинам 22, так и верхнелевай, нижнелевай, всрхнеправой и нижнеправай окрестностей, па 135420410 15 20 5 10 35 40 д 5 50 55 ступающих в угловые блоки обработки обрабатывающей матрицы при соответствующих сдвиговых операциях пошинам 18 и 20 через блоки 3 и крайние линии шин 22.При завершении обработки данногофрагмента с его полной окрестностьюобразуется результирующий фрагмент,формат достоверной части которогоравен формату матрицы 4, т.е. формату исходного фрагмента, При этом после завершения процесса обработкиданного фрагмента можно без задержкипроизводить обработку введенного кэтому времени следующего фрагментасовместно с его полной окрестностью.Процесс вывода результирующегофрагмента данных из матрицы 4 производится. построчно по соответствующейшине 19 через один из блоков 2.Работа блока 1 заключается в преобразовании последовательности поступающих строк 81-83 Фрагментов 72 матрицы 71 данных в последовательностьвыставляемых на шины 11 и 12 строкфрагмента матрицы данных 72-80 в совокупности с полной окрестностью87-94.При поступпении очередной строкиданных текущего -го Фрагмента происходит сдвиг содержимого сдвигателя26 и регистра 25, при котором на шину 12 выставляется соответствующаястрока предыдущего (. - 1 - го) фрагмента, на первую линию шины 11 выставляется элемент данных 86 соответствующей строки (-2-го) фрагмента,представляющий собой верхнелевуюлевую или нижнелевую окрестность(1-1)-го фрагмента, Сдвиговый регистр 25 реализует задержку элементов данных 86 на два Фрагмента, образуя тем самым верхнелевую 87, левую 88 и нижнелевую 89 окрестности.Сдвигатель 26 реализует задержкустрок 81-83 на один фрагмент, образуя верхнюю 90 окрестность, фрагментные строки 81-83 и нижнюю окрестность 91,Работа блоков 2 заключается в выполнении следующих функций: а ) передача строк 81-83 вводимого по шинам12 и 14 фрагмента выборочно на однуиз четырех сторон матрицы 4;1 формирование полной окрестности 8794 для вводимого фрагмента данныхна основании информации об окрестности, поступающей по шинам 11, 15 и 12, 14; Б ) формирование, хранение и передача верхнелевой 87, нижнелевой 89, верхнеправой 92 и нижнеправой 94 окрестностей соответствующим угловым блоком обработки матрицы 4 впроцессе обработки введенного фрагмента данных; г) передача строк 8183 выводимого фрагмента данных выборочно по одной из шин 19, т.е, с одной из четырех сторон обрабатывающей матрицы 4; 3 ) передача строк данных с одной из сторон обрабатывающей матрицы 4 выборочно на любую другуюсторону матрицы 4; е ) совмещение во времени операции формирования полной окрестности 87-94 и строк 81-83 (д+1)-го вводимого Фрагмента, а также операции вывода (-1)-го обработанного фрагмента с операцией обработки -го текущего Фрагмента данных.Строки 81-83 вводимого фрагмента по шинам 12 и 14 поступают на входы- выходы узлов 27 четырех блоков 2, один из которых передает строки фрагмента по шине 19 на определенную сторону матрицы 4. Б определенные моменты временипо шинам 12 и 14 на вторые входы-выходы узлов 27 поступают нижняя 91 иверхняя 90 окрестности вводимогофрагментаПоступающие оцновременно с вводом верхней 90 и нижней 91 окрестностей по шинам 11 и 15 верхнелевая 87, нижнелевая 89, верхнеправая 92 и нижне- правая 94 окрестности через элементы 31 соответствующих четырех узлов 42 ввода-вывода подаются по линиям 35 на соответствующие элементы 31 идалее по линиям 34 - в соответствующие триггеры 40.Поступающие по шинам 11 и 15 в процессе ввода строк 81-83 фрагмента элементы левой 88 и правой 93 окрестностей через элементы 31 двух соответствующих узлов ввода-вывода подаются на входы-выходы 17 соответствующих блоков 2 до момента заполнения всех элементов 30 соответственно элементами левой 88 и правой 83 окрестностей,Таким образом, в процессе ввода строк 81-83 фрагмента в матрицу 4 в блоках 2 формируется полная окрестность 87-94, необходимая и достаточная для того, чтобы без задержки начать процесс обработки первого введенного фрагмента 72, цо ввода ос 7 13542тальных фрагментов 73-80 матрицы данных.После завершения процесса формирования и перехода к режиму хранения и передачи полной окрестности вводимого5 фрагмента можно одновременно с началом процесса его обработки приступить к процессу ввода следующего фрагмента и формирования его окрестности,К моменту окончания процесса обработки данного фрагмента окрестность следующего фрагмента сформирована и может быть приведена в режим хранения и передачи, т.е. записана в блоки 3 и триггеры 40 без задержки на один такт, Такая возможность реализуется за ,счет наличия в элементах 32 памяти двух триггеров 50 и 51 и мультиплексора 52.20Сформированные в блоках 2 и пере-, данные в соответствующие блоки 3 верхняя 90, нижняя 91, левая 88 и правая 93 окрестности поступают в матрицу 4 по четырем шинам 22. 25Вывод обработанного фрагмента из матрицы 4 может производиться с любой из ее четырех сторон по соответствующей шине 19 через элементы 30 памяти, 30Работа блоков 3 заключается в хранении и двунаправленной передаче данных по шинам 21 и 22, а также в двунаправленных сдвигах данных и ихпередаче по шинам 18 и 20. При этом35 используются узлы 45 приема-передачи и линии 46 связи.Передача содержимого одного из блоков 3 в другой реализуется по одной из шин 21, коммутатору 28 одного из блоков 2, параллельной шине 13, через коммутатор 28 другого блока 2 и по другой шине 21.Работа матрицы 4 заключается в вводе подлежащего обработке, выводе 45 обработанного и обработке введенного в нее Фрагмента матрицы данных 72-80 с использованием информации об его полной окрестности 87-94. Под обработкой фрагмента данных понимается выполнение над каждым его эле.ментом операции, связанной с анализом окрестности, состоящей из восьми смежных элементовЛинии. 54 связи служат для связи блоков 53 обработки с соответствующими триггерами 48, а также для связи между собой в режиме обработки, Линии 55 связи служат для связи бло 04 8ков обработки между собой и шиной 19 в режиме ввода-вывода фрагментов данных.Поступающие по шине 19 строки вводимого фрагмента данных подаются по соответствующим линиям 55 связи на определенный крайний ряд узлов 59 буферной памяти. При этом поступление каждой очередной строки вводимого фрагмента сопровождается сдвигом всех предшествующих строк наодин шаг, Таким образом, построчновводится весь фрагмент, подлежащийобработке, Узел 59 позволяет вводитьи выводить элементы данных из триггера 63 но любому из четырех направлений за счет мультиплексора 62,имеющего выход с третьим состоянием, идемультиплексора 64, После ввода всего фрагмента в триггеры 59 производится параллельная передача всех элементов фрагмента из триггеров 63 полиниям 67, через приемопередатчики65, линии 60 на вторые входы-выходыбуферных ячеек 58, через мультиплексоры 68 на триггеры 69, где фрагментнаходится в режиме хранения до момента окончания обработки в арифметико-логических узлах 56 фрагмента,введенного ранееПосле завершенияобработки ранее введенного фрагментаего элементы данных передаются по линиям 61 и через мультиплексоры 68записываются в триггеры 69. Послеэтого без задержки введенный текущийфрагмент из триггеров 69 через мультиплексоры 70, шину 61 поступает варифметико-логические устройства. 56и в узел 57 оперативной памяти, чтопозволяет приступить к непосредственной обработке этого фрагмента.В то же время обработанный ранеефрагмент из триггеров 69 выводитсячерез мультиплексоры 70, линии 60,приемопередатчики 65, линии 66 втриггеры 63. Далее по соответствующим линиям 55 и шине 19 производится построчный вывод обработанногофрагмента из матрицы 4, после чегоможно без задержки приступать к вводу в матрицу 4 очередного фрагментаданных,Тем временем производится процессобработки введенного в арифметикологические устройства 56 и узел 57оперативной памяти текущего фрагмента данных из числа 71-80 с использованием сформированной полной его ок4204 10 15 20 5 30 35 40 50 55 9 135 рестности 87-94, Первым этапом обработки элементов фрагмента является процедура завода в узел 57 оперативной памяти, соответствующий данному элементу, фрагмента значений восьми его окрестных элементов: нижнего, нижнелевого, левого, верхнелевого, верхнего, верхнеправого, правого и нижнеправого. указанная процедура выполняется всеми блоками 53 обработки матрицы 4 одновременно. При этом используется следующая последовательность элементарных действий с фрагментом данных 72-80 и его полной окрестностью 87-94: один сдвиг вверх с последующей записью в узлы 57 оперативной памяти; один сдвиг вправо с последующей записью в узел 57; один сдвиг вниз с последующей записью в узел 57; один сдвиг вниз с последующей записью в узел 57; один сдвиг влево с последующей записью в узел 57; один сдвиг влево с последующей записью в узел 57; один "сдвиг вверх с последующей записью в узел 57; адин сдвиг вверх с последующей записью в узел 57.При реализации сдвигов с целью предотвращения потери выдвигаемых краев сформированной окрестности 87-94 они передаются и записываются на Место вдвигаемых краев сформированной окрестности.После завершения ввода индивидуальных для каждого элемента. обрабатываемого фрагмента окрестностей в узлы 57 оперативной памяти во всех арифметика-логических узлах. 56 матрицы одновременно начинает производиться последовательность преобразований значений соответствующих элементов обрабатываемого фрагмента в зависимости от введенных значений окрестностей данных элементов.При выполнении процедуры фрагментации матрицы данных производится режим считывания строк в порядке их следования внутри фрагментов, т.е, считывание строки 81, строки 82 и т,д, Причем сначала считываются все строки Фрагмента 72 и строка 81 нижележащего фрагмента 75, затем все строки фрагмента 73 и строка 81 Фрагмента 86 и т.д. до считывания всех строк фрагмента 74 и строки 81 фрагмента 77, Далее считывается второй ряд фрагментов следующим образом: считывание строки 83 фрагмента 72,считывание всех строк 81-83 фрагмента 75, считывание строки 81 ниже лежащего фрагмента. В аналогичной последовательности считываются и все остальные фрагменты второго и последующих рядов матрицы данных.При этом адреса считывания при фрагментации матрицы Данных вырабатываются в соответствии с формулой (4).При выводе обработанных фрагментов данных по первому каналу обеспечивается выполнение записи последовательности строк, поступающих через блок 5 по шине 8. При этом адреса записи вырабатываются согласно формулы (4). Далее производится считывание последовательности строк, параллельно-последовательное преобразование формата и передача последовательности элементов данных.Вывод обработанных фрагментов может производиться и в один этап.В этом случае поступающие через блок 5 строки подаются в виде последовательности элементов данных. формула изобретения Матричный процессор, содержаший с первого по четвертый двунаправленные коммутаторы, матрицу размером и и,где и - линейный размер кадра обрабатываемой информации, блоки обработки, первые группы информационных входов-выходов блоков обработки первой строки матрицы подключены к первой группе информационных входов- выходов первого двунаправленного коммутатора, вторые группы информационных входов-выходов блоков обработки и-й строки матрицы подключены к первой группе информационных вхадов-выходов второго двунаправленного коммутатора, третьи группы информационных входов-выходов блоков обработки первого столбца матрицы подключены к первой группе информационных входов-выходов третьего двунаправленного коммутатора, четвертые группы информационных входов-выходов блоков обработки и-го столбца матрицы подключены к первой группе информационных входов-выходов четвертого двунаправленного коммутатора первая группа информационных входов-выходов блока обработки -й строки ( = 2и) 3-го столбца (3 = 1 и) матрицы подключены к второй груп 13542пе информационных входов-выходов блока обработки (-1)-й строки 1-го столбца матрицы, третья группа информационных входов-выходов блока обработки х-го столбца 1-й строки матрицы подключена к четвертой груп - пе информационных входов-выходов блока обработки (ь)-го столбца г-и строки матрицы, пятый информационный вход-выход блока обработки -го столбца -й строки матрицы подключен к шестому информационному входу-выходу блока обработки (г.-1)-го столбца 1-й строки матрицы, седьмой информационный вход-выход блока обработки г.-й строки г-го столбца матрицы подключен к восьмому информационному входу-выходу блока обработки (-1)-й строки г-го столбца матрицы, 1-й (1 = 1п) вход команды 1-й группы обработки матричного процессора подключен к входу кода операции блока обработки 1-го столбца 1-й строки матрицы, группы входов 25 с первой по четвертую команды обработки матричного процессора подключены к управляющим входам соответственно с первого по четвертый двунаправленных коммутаторов, при этом каждый блок обработки содержит арифметико-логический узел и узел оперативной памяти, причем в каждом блоке обработки информационные входы- выходы групп с первой по четвертую блока обработки подключены к соответствующим информационным входам- выходам с первой по четвертую групп арифметика-логического узла, группа входов кода операции блока обработки 4 О подключена к входам кода операции арифметико-логического узла и входам адреса и записи/чтения узла оперативной памяти, о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, в матричный процессор введены пятый двунаправленный коммутатор, блок фрагментации матрицы данных и четыре блока формирования окрестности фрагмента, группа выходов пятого двунаправленного коммутатора подключена к информационным входам блока фрагментации матрицы данных, первая группа входов команд ввода- вывода матричного процессора подключена к управляющим входам блока Фрагментации матрицы данных, вторая группа входов команд ввода-вывода матричного процессора подключена к перЮ 12вой группе управляющих входов пятого двунаправленного коммутатора, первая группа информационных входов-выходов матричного процессора подключена к первой группе информационных входов-выходов пятого двунаправленного коммутатора, вторая группа информационных входов-выходов матричного процессора подключена к второй группе информационных входов-выходов пятого двунаправленного коммутатора, группы входов с пятой по восьмую команд обработки матричного процессора подключены к управляющим входамблоков формирования окрестности фрагмента соответственно с первого почетвертый, первая группа выходов блока фрагментации матрицы данных подключена к информационным входам первого, второго, третьего и четвертого блоков формирования окрестности фрагмента, информационные входы-выходы первых групп первого, второго, третьего и четвертого блоков Формирования окрестности объединены и подключены к первой группе информационных входов пятого двунаправленного коммутатора и второй группе информационных выходов блока фрагментации матрицы данных, вторая группа информационных входов-выходов первого блока формирования окрестностифрагмента подключена к втормы группам информационных входов-выходов второго, третьего и четвертого блоков формирования окрестности фрагмента, первый информационный вход-выход первогоблока Формирования окрестности фрагмента подключен к второму информационному входу-выходу третьего блока формирования окрестности фрагмента,первый информационный вход-выход тре. -тьего блока формирования окрестностиФрагмента подключен к второму информационному входу-выходу второго блока формирования окрестности Фрагмента, второй информационный вход-выходпервого блока формирования окрестности Фрагмента подключен к первому информационному входу-выходу четвертого блока Формирования окрестностифрагмента, первый информационный входвыход второго блока Формирования окрестности фрагмента подключен к второму информационному входу-выходучетвертого блока формирования окрестности фрагмента, третий информационный вход-выход первого и четвертый35 информационный вход-выход четвертого блоков Формирования окрестности Фрагмента подключены соответственно к первому и второму информационным вхо 5 дам-выходам первого двунаправленного коммутатора, четвертый информаци-, онный вход-выход третьего и третий информационный вход-выход второго блоков Формирования окрестности фраг- о мента подключены соответственно к первому и второму информационным входам-выходам второго двунаправленного коммутатора, третий информационный вход-выход третьего и четвертый информационный вход-выход первого блоков формирования окрестности Фрагмента подключены соответственно к второму и первому информационным входам- выходам третьего двунаправленного коммутатора, третий информационный вход-выход чевертого и четвертый информационный вход-выход второго блоков формирования окрестности фрагмента подключены соответственно к первому и второму информационным входам- выходам четвертого двунаправленного коммутатора,-й информационный вход- выход третьей группы первого блока формирования окрестности фрагмента О подключен к пятому информацоинному входу-выходу блока обработки первого столбца-й строки матрицы, 1-й информационный вход-выход третьей группы второго блока формирования окрестности фрагмента подключен к шестому информационному входу-выходу блока обработки и-го столбца 1-й строки матрицы,-й информационный вход-выход третьей группы четвертого блока формирования окрестности фрагмента подключен к седьмому информационному входу-выходу блока обработки первой строки -го столбца матрицы, 1-й информационный вход-выход третьей группы третьего блока формирования окрестности фрагмента подключен к восьмому информационному входу- выходу блока обработки 1-го столбца и-й строки матрицы, четвертая группа информационных входов-выходов первого блока формирования окрестности фрагмента подключена к второй группе информационных входов-выходов третьего двунаправленного коммутатора, четвертая группа информационных входов-выходов второго блока формирования окрестности фрагмента подключена к второй группе информационных входов-выходов четвертого двунаправленного коммутатора, четвертая группаинформационных входов-выходов третьего блока Формирования окрестностифрагмента подключена к второй группеинформационных входов-выходов второго двунаправленного коммутатора, четвертая группа Информационных входоввыходов четвертого блока Формированияокрестности фрагмента подключена квторой группе информационных входоввыходов первого двунаправленного коммутатора, при этом блок Фрагментации матрицы данных содержит сдвигающий регистр и сдвигатель, информационные входы блока фрагментации матрицы данных с первого по й-й, гдеЙ - разрядность данных, подключены кинформационным входам с первого поЙ-й сдвигателя,.при этом первый информационный вход сдвигателя соединен с первым выходом первой группыблока фрагментации матрицы данных,первая и вторая группы управляющихвходов блока фрагментации матрицыданных подключены соответственно квходам управления сдвигающего регистра и сдвигателя, информационныйвыход сдвигающего регистра подключен к второму выходу первой группыблока фрагментации матрицы данных,информационные выходы с первого по(Й)-й сдвигателя подключены к выходам с первого по И)-й второй группы блока фрагментации матрицы данных, Й-й информационнын выход сдвигателя подключен к информационному входу сдвигающего регистраи к й-му выходу второй группы блока фрагментации матрицы данных,приэтом в блок обработки дополнительно введены узел двунаправленной ком"мутации и узел двунаправленной передачи данных, причем в каждом блокеобработки управляющие входы блока обработки подключены к управляющим входам узла двунаправленной коммутациии узла двунаправленной передачи дан-,ных, информационные входы-выходы пятый, шестой, седьмой и восьмой блока обработки подключены соответственно к информационным входам-выходампервому, второму, третьему и четвертому узла двунаправленной коммутации,информационный вход-выход арифметико-логического узла подключен к первому информационному входу-выходуузла двунаправленной передачи и к15 135 информационному входу-выходу узла оперативной памяти, второй информационный вход-выход узла двунаправленной передачи подключен к информационному входу-выходу узла двунаправленной коммутации, при этом блок формирования окрестности фрагмента содержит узел ввода-вывода, группу иэ Й двунаправленных ключей.и двунаправленный коммутатор, первый и второй информационные входы группы блока формирования окрестности фрагмента подключены соответственно к первому и второму информационным входам узла ввода-вывода блока формирования окрестности фрагмента, первая группа информационных входов-выходов блока формирования окрестности фрагмента подключены к первой группе информационных входов-выходов узла ввода-вывода блока формирования окрестности фрагмента, первая группа, второй и третий информационные входы-выходы второй группы блока формирования окрестности Фрагмента подключены соответственно к первой группе информационных входов-выходов ключей группы блока формирования окрестности фрагмента, к первому информационному входу-выходу двунаправленного коммутатора блока формирования окрестности фрагмента и второму информационному входу- выходу двунаправленного коммутатора блока формирования окрестности фрагмента, третья группа информационных входов-выходов блока формирования окрестности Фрагмента подключена к второй группе информационных входов- выходов узла ввода-вывода блока фор 4204 16мирования окрестности фрагмента,выход узла ввода-вывода блока Формирования окрестности фрагмента подключен к информационному входу двунаправленного коммутатора Формирования окрестности фрагмента, вторыеинформационные входы-выходы ключейгруппы блока формирования окрестности объединены с соответствующимивыходами узла ввода-вывода блока формирования окрестности и подключены кинформационным входам-выходам четвертой группы блока Формирования окрестности фрагмента, информационные входы-выходы с первого по четвертый блока формирования окрестности фрагмента подключены соответственно к первому информационному входу-выходу узла 20ввода-вывода блока формирования окрестности фрагмента, к второму информационному входу-выходу узла вводавывода блока Формирования окрестности фрагмента, к третьему информаци онному входу-выходу двунаправленного коммутатора блока формированияокрестности фрагмента и к четвертомуинформационному входу-выходу двунаправленного коммутатора блока формирования окрестности фрагмента, группа управляющих входов блока формиро-.вания окрестности фрагмента подключена к управляющим входам ключейгруппы блока формирования окрестности фрагмента, к управляющим входам 35узла ввода - вывода блока формирования окрестности фрагмента и куправляющим. входам двунаправленного коммутатора блока Формирования окрестности фрагмента.
СмотретьЗаявка
3981507, 26.11.1985
СПЕЦИАЛИЗИРОВАННОЕ ПРОЕКТНО-КОНСТРУКТОРСКОЕ БЮРО АВТОМАТИЗИРОВАННЫХ СИСТЕМ УПРАВЛЕНИЯ
КОРОБКИН ВЯЧЕСЛАВ МИХАЙЛОВИЧ, СИТНИКОВ АЛЕКСЕЙ ВЛАДИМИРОВИЧ
МПК / Метки
МПК: G06F 17/16, G06F 19/00
Опубликовано: 23.11.1987
Код ссылки
<a href="https://patents.su/14-1354204-matrichnyjj-processor.html" target="_blank" rel="follow" title="База патентов СССР">Матричный процессор</a>
Предыдущий патент: Устройство для моделирования узлов коммутации сообщений
Следующий патент: Устройство для вычисления цифровой свертки
Случайный патент: Способ получения воздушно-механической пены и устройство для его осуществления