Патенты с меткой «матричного»

Номер патента: 928413

Опубликовано: 15.05.1982

Авторы: Кассихин, Хайновский

МПК: G11C 11/40

Метки: блок, выборки, информации, матричного, накопителя

...осуществляется, выбор нового выхода, то уровень напряжения на адреснойшине 16 .падает до логического нуля, итранзисторы 2, 4 и 5 выключаются. Пустьтеперь возбуждается адресная шина 17и транзистор, включаемый между выходом 19 и следующим выходом, запрограммирован и тока не проводит. Тогда потенциал выхода 20 поднимается трензистором 9 и запоминающий тоанзистор,включенный между. выходами 19 и 20перестает проводить ток, не препятствуязаряду выхода 19 и шины 11 и ее быстрому достижению потенциала логическогонуля. Предлагаемый блок выборки обладает большим быстродействием, которое достигается благодаря тому, что при изменении адреса столбца, при котором потенциал на прежде выбранной адресной Шине. падает до уровня логического нуля, а на...

Номер патента: 935948

Опубликовано: 15.06.1982

Авторы: Буртов, Ицкович, Лапкин, Носов, Шполянский

МПК: G06F 7/52

Метки: матричного, типа, умножения

...первый вход ц -гоэлемента И-НЕ ( 1=1 "и=1, М )соединенс соответствующим входом 5множимого устройства, вторые входыэлементов 3 И-НЕ каждой группы обьединены и подключены к соответствующемувходу 6 множителя устройства, входымладших разрядов сумматоров 2 матрицы 1 сложения обьединены и подключенык шине 7 логической единицы, входыпервой группы сумматоров 2 младшейлинейки матрицы 1 сложения соединенысоответственно с выходами элементов3, И-НЕ первых И/3 групп, входы второй группы сумматоров 2 средней линейки соединены с выходами элементов 3И-НЕ вторых И"/3 групп, выходь старших элементов 3 И-НЕ последних группсоединены соответственно со старшимивходами сумматоров 2 средней линейкиматрицы 1 сложения, выходы (и -1)младших элементов 3 И-НЕ...

Номер патента: 938315

Опубликовано: 23.06.1982

Авторы: Глушков, Жемейцев, Милошевский

МПК: G11C 7/20

Метки: информации, матричного, накопителя, считывания

...цо О, а потенциал стоковзаряжающих транзисторов повышаютсядо +Е,Анализ работы устройства показывает,что время выборки информации ( от мо 3 9383 15ние к ЗУ, что приводит к опрецеленнымпогерям мощности, затрачиваемой на переэаряд емкостей строк в каждом циклеобращения. Кроме того, по окончаниисчитывания информации перед тем, какосуществить новое обращение к ЗУ, ненеобходимо повысить потенциал стоковвсех информационных транзисторов, чтоосуществляется через открываемые цляэтого информационные транзисторы. Мак йсимальное время, необходимое для подэаряда стоков информационных транзисторов, имеет место в случае, когда в столбце находится лишь один транзистор, Размеры информационных транзисторов ограничены по известным причинам. Поэтомудля...

Номер патента: 1061135

Опубликовано: 15.12.1983

Авторы: Голотюк, Попов, Юшкетов

МПК: G06F 7/50

Метки: блок, матричного, переноса, сумматора

...с кон. цами шин считывания соответственно первого и второго в-разрядных регистров того же гп-ичного разряда, третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход - со входом поразряд. ного переноса а-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго т-ичных регистров следующего п-ичного разряда, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход - с входом инверсии поразрядного переноса т.нчного разряда блока, седьмой и восьмой входы узла коммутации соединены соответственно с третьим и четвертым выходами узла коммутации прудыдущего т-ичного разряда. пт-ичные разряды разбиты на группы, причем третий и...

Номер патента: 1073796

Опубликовано: 15.02.1984

Автор: Кугаро

МПК: G11C 7/00, G11C 8/12

Метки: выборки, информации, матричного, накопителя

...предэаряда соединенс второй разрядной шиной, дополни"тельно затворы первого и второготранзисторов предзаряда подключенык первой управляющей шине,их стокиподключены к шине питания, а затворы ключевых транзисторов первойи второй групп соединены с второйуправляющей шиной.На чертеже представлена принципиальная схема предлагаемого устройства,Устройство для выборки информациииз матричного накопителя содержитключевые транзисторы 1-6, затворыкоторых объединены и подключены квторой управляющей шине 7, к первойуправляющей шине 8 подключены затворы первого 9 и второго 10 транзисторов предэаряда, их стоки объединены и подключены к шине питания 11,ключевые транзисторы 1, 3 и 5 составляют первую группу, их истокиобъединены и подключены к первой...

Номер патента: 1076001

Опубликовано: 23.02.1984

Авторы: Вильбар, Мадхукар

МПК: G11C 11/42

Метки: интегрального, матричного, накопителя, памяти, ячейка

...элементов и двух адресныхшин 1 .Наиболее близкой к предложеннойявляется ячейка памяти, содержащаясловарную и разрядную шины, шинуопорного потенциала и последовательно соединенные ключ и накопительзарядов, причем один вывод ключаи резистора соединены соответственно с разрядной шиной и шиной опорного потенциала 2 .Известная ячейка памяти занимает большую площадь.Целью изобретения является повы Ошение степени интеграции ячейки.Поставленная цель достигаетсятем, что в ячейку памяти для интегрального матричного накопителя, со"держащую словарную и .разрядную шины, шину опорного потенциала и последовательно соединенные ключ и накопитель зарядов на конденсаторе ирезисторе, причем один вывод ключаи резистора соединены соответственно с разрядной...

Номер патента: 1101656

Опубликовано: 07.07.1984

Авторы: Боуш, Лапшина

МПК: F28D 9/00

Метки: матричного, теплообменника

...пластин, чередующихсяс уплотнительными прокладками, и установки матрицы в цилиндрическую обечайку с последующим сжатием и фиксациейпутем сварки с обечайкой, сжатие матрицыосуществляют до достижения ею пластической деформации, соответствующей рабочей температурной деформации, а передфиксацией дополнительно производят обкатку наружной поверхности обечайки взонах между пластинами.На фиг.изображен теплообменник,продольный разрез; на фиг. 2 - перфорированная пластина, 4 ОМатричный теплообменник изготавливают следующим способом,Матрицу 1 образуют набором металлических перфорированных пластин 2, чередующихся с уплотнительными прокладками 3. Прокладки 3 изготавливают из фольгированных металлами неметаллических материалов....

Номер патента: 1117858

Опубликовано: 07.10.1984

Авторы: Герасенов, Рубинович

МПК: H04N 5/21

Метки: видеосигнала, компенсации, матричного, неравномерности, фотоприемника

...каждого из элементов первого столбца, т.е. для 1 = 1, осуществляются три операции. При первой операции первые входы ЦАП 3 подключены к выходу блока 5 памяти через цифровой коммутатор 4, а второй вход ЦАП подсоединен через аналоговый коммутатор 11 к выходу матричного фотоприемникаРезистор 12 через аналоговый коммутатор 1 подключен к выходу решающего усилителя 2. Блок 5 памяти устанавливается в режим неразрушающего считывания, причем адрес считывания должен обеспечивать при передаче сигнала от элемента, находящегося в строке фотоприемника с номером, вывод информации из ячейки блока 5 памяти, находящейся в его строке с номером 11, т.е, адрес должен запаздывать на один такт считывания по строкам. Дпя= 1 операции не производятся. Выходное...

Номер патента: 1121778

Опубликовано: 30.10.1984

Авторы: Корнейчук, Логинов, Тарасенко, Швец

МПК: H03K 17/00

Метки: коммутатора, матричного, ячейка

...с выходнойинформационной шиной ячейки,Кроме того, блок управления содержит элемент эквивалентности иэлемент И, первый вход элемента эквивалентности соединен с первым входомблока управления, подключенным квходной информационной шине, второйвход элемента эквивалентности подсоединен к третьему входу блока управления, подключенному к выходнойинформационной шине, выход элементаэквивалентности соединен с первымвходом элемента И, второй вход элемента И соединен с вторым входом блока управления, подключенным к шиненастройки, а выход элемента И соединен с выходом блока управления.На чертеже представлено устройство.Ячейка матричного коммутатора содержит блок 1 управления, входную информационную шину 2, шину 3 настройки, выходную...

Номер патента: 1126801

Опубликовано: 30.11.1984

Авторы: Веселов, Резников

МПК: F28F 3/00

Метки: матричного, пакет, теплообменника

...площади каналов и сече=ния пакетов, чта,с одной стороны,ведет к усложнению технологии изготовления пакетов, а с другой старо"35ны - к увеличению вредных осевыхтепловых потоков от теплового кхолодному концу теплообменника,Известен также пакет матричноготеплообменника, содержащий кольцевыеэлементы и чередующиеся с Мими перфорированные пластины с центральными еоосными периферийными отверстиями, образующие канал 12 ,Недостатком этого теплоабменникаявляется относительно невысокаяинтенсивность теплообмена,Цель изобретения - интенсификациятеплообмена и снижение гидравлического сопротивления.Цель достигается тем, что в пакете матричного теплообменщюка, содержащего кольцевые элементы ичередующиеся с ниии перфорированные...

Номер патента: 1185655

Опубликовано: 15.10.1985

Автор: Рысин

МПК: H04N 5/66

Метки: матричного, сигнала, столбцами, телевизионного, формирования, экрана

...элементов 11 - 1М2сравнения кодов.Устройство работает следующим образом.Видеосигнал со входа устройства поступает на аналого-цифровой преобразователь 1 на 1 М выходных разрядах которого вырабатывается цифровой код, соответствуюший исходному сигналу. С выходов аналогоцифрового преобразователя 1 сигнал поступает на первый блок 2 регистров, состояший из М последовательно-параллельных К-разрядных сдвиговых регистров 9 - 1, где К - число столбцов матричного экрана. За один цикл строчной развертки блок 2 регистров полностью загружается с приходом синхроимпульса на вход блока 7 синхронизации. Второй блок 3 регистров, состоящий из К последовательно-параллельных И-разрядных сдвиговых регистров 10 в , устанавливается в режим параллельной записи...

Номер патента: 1197147

Опубликовано: 07.12.1985

Автор: Рысин

МПК: H04N 5/66

Метки: матричного, столбцами, телевизионного, экрана

...последние разряды, составляет одну телевизионную строку (при цикле считывания в две телевизионных строки), а время, на которое выставляются на выходы младшие разряды,исоставляет 2 Т стр /2, где Тстр период строчной развертки. В приведенном на Фиг,2 примере Н = 6 и это время составляет Т /32.Процесс считывания информации на выходы устройства начинается с приходом на управляющий вход разрешения записи буферного регистра 6 импульса, совпадающего по фазе с фронтом строчного гасящего импульса в телевизионном сигнале (фиг.2 2). При этом информация, записанная в сдвиговомрегистре 5, переписывается в буферный регистр 6 и поступает на выходы устройства. Одновременно начинается считывание из блока 3 вторых разрядов записанного сигнала в...

Номер патента: 1216184

Опубликовано: 07.03.1986

Авторы: Иншакова, Красавин, Кривопалов, Мамаев, Островская

МПК: C07D 215/38

Метки: 2-гидразино-8-оксихинолины, бумаг, индикаторных, качестве, матричного, промежуточных, реагентов, реактивных, синтеза

...(С 5 илиС ); 112,9 (С ).П р и м е р 2. Получение 4-Фенил 2-гидраэино-оксихинолина (2).Нагревают.14 г 2-окси-фенилметоксихинолина с 70 мл хлорокисиФосфора при кипении в течение 5 ч,избыток хлорокиси отгоняют, остатоквыпивают на лед, осадок отфильтровывают, промывают водой и размешиваютс 5%-ным раствором бикарбоната натрия. Продукт очищают на колонке ссилакагелем (элюент-хлороформ), затеи проиывают этанолом. Получают8,5 г (56%) 2-хлор-фенил-метоксихинолина с т.пл. 129-134 С.Найдено,Х: С 70,98; Н 4,39;С 1 13,59; Н 5,41. С Н, С НО.Вычислено,%: С 71,20; Н 4,48;С 1 13,10; М 5,20.Перемешивают 5 г 2-хлор-фенил 8-метоксихинолина с 15 г безводногохлористого алюминия и 300 мп сухогобензола в течение 5 ч, затем смесьвыпивают на дробленый лед,...

Номер патента: 1228141

Опубликовано: 30.04.1986

Авторы: Говоров, Миронов

МПК: G09G 3/20

Метки: индикатора, информации, матричного, отображения, экране

...по одному из выходов переключателя 26 на вход с блока 10 злементов задержки. 40В зависимости от выбранного масштаба сигнал Пс выхода ключа 4 поступает через выбранный выход переключателя 25 на вход выбранного элемента 27 задержки в блоке 8. Чет" 45вертый (многопозиционныи) переключамтель 28, имеющий общую ось с пере5 1 ру 18 (или 19 в зависимости от знака содержимого регистра блока 13) выходов второго регистра,в котором Ц ,0, Таким образом, если 1) =101, то выбирается пятая выходная шина дешифратора 18 и, как следствие, пятый горизонтальный (относительно среднего, исходного) полоскавый электрод экрана индикатора 11,Количество выходных шин дешифрато. ра 16 равно количеству вертикальных полосковых электродов экрана индикатора 11,...

Номер патента: 1246130

Опубликовано: 23.07.1986

Авторы: Бабин, Паринский, Фатуев

МПК: G09G 3/20

Метки: индикатора, информации, матричного, отображения, экране

...наличие Логи-4 и 5, 25 ческого "0" означает уменьшение соЕсли в третьем разряде слова нто- держимого этого счетчика на единицу,рого вида присутствует логическая Наличие логической "1" в шестом"1", то сброс Т-триггеров и счетчи- разряде управляющего слова второгоков по координатах Х и У не происхо- вида означает разрешение работыдит. ЗО счетчика 4 по координате Х, наличиеС помощью слон первого и третьего логического "0" означает эапрецениенидов происходит выбор координаты с работы этого счетчика.какой-либо точки на матричном индика- Наличие логической "1" в седьмом .торе и зажигание ее определенным разряде управляющего слова второгоцветом. Слово третьего вида, имеющее вида означает необходимость увелилогическую в пятнадцатом разряде,...

Номер патента: 1246414

Опубликовано: 23.07.1986

Авторы: Ионов, Казаков, Рысин

МПК: H04N 5/70

Метки: матричного, столбцами, телевизионного, экрана

...ППЗУ 4 поступает на Ре ин-формациойных входов блока 5 после. -10 довательно-параллельных регистров изаполняет их со скоростью, определяемой тактовой частотой записи сигналы которой в виде пачек длитель-ностью, равной длительности актив 15 ной части телевизионной строки,поступают на соответствующие входыАЦП 2 и блока 5 с выхода блока 8г синхронизации столбцов. Информацияс выходов блока 5 последовательнопараллельных регистров переписываетсяв блокбв параллельных регистров завремя действия гасящих импульсовстрок, поступающих на вход устройства. С выхода блока 8 на вход счет 2 чика 7 импульсов поступают тактовыеимпульсы считывания, в соответствиис которыми на его выходах появляется ю-разрядный код, поступающий навходы ППЗУ 12,...

Номер патента: 1254450

Опубликовано: 30.08.1986

Авторы: Белявцев, Гладцин

МПК: G05B 11/01, G05D 25/02

Метки: изображений, матричного, осветитель, регулируемый, сканирования, устройства

...с датчика 3 через элемент И 12 на счетньй вход ре -версивного счетчика 13.Реверсивный счетчик 13, работающий на слежение, увеличивает выход 1ной код, следовательно, и значениевыходного тока ЦАП 14 до тех пор,пока разность токов от входного 15аналогового сигнала и ЦАП 14 непопадает в зону между порогами срабатывания компараторов 8, 9, Тогдана выходе обоих компараторов 8, 9,а значит и на первом входе элемента 20И 12, будет логический ноль, чтозапрещает прохождение счетных импульсов на вход реверсивного счетчика13 и он переходит в режим хранениякода.2 ъПри уменьшении величины разностивыходного тока усилителя фототока 2и выходного тока ЦАП 14 за нижнююграницу зоны срабатывания компараторов 8, 9 появляется логическая единица на...

Номер патента: 1280596

Опубликовано: 30.12.1986

Автор: Самошин

МПК: G06F 1/00

Метки: коммутатора, матричного, модуль

...выполняющимся алгоритмом. Код коммутации с выхода регистра 2 кода коммутации, определенным образом поступая на управляющие входы мультиплексоров 5.1-5.4, задает их работу по определенным входам и информация на выходы 11.1-11.4модуля поступает с выходов определеннык регистров 3.1-3.4 по определенному закону коммутации, который задается алгоритмом обработки информации, Таким образом, по каждому тактовому импульсу с ГТИ 4 происходит прием информации в модуль на регистры 3.1-34 и его настройка на дальнейшую передачу информации через мультиплексоры 5.1-5.4.Если в ходе решения задачи необходимо произвести перекоммутацию связей между процессорными элементами в массиве, на входе 9 программируемых модулей матричного...

Номер патента: 1287204

Опубликовано: 30.01.1987

Авторы: Кожемяко, Красиленко, Романюк

МПК: G06K 9/36

Метки: заданный, изображения, индикатора, матричного, поворота, угол, экране

...оперативно-запоминающего устройства 11 содержит адреса Х и У светящейся точки, подлежащей отображению на основном 1 и вспомогательном индикаторе 2, Адресный счетчик 12 осуществляет последовательный перебор адресов ОЗУ 11Обеспечивая чтение данных по ОЗУ 11 по адресам, задаваемых адресным 40 счетчиком 12, осуществляется отображение кадра иэображения,При необходимости поворота изображения от внешнего устройства осуществляется передача числа и, опре деляющего количество дискретов, задающих требуемый угол поворота С.На выходе блока 13 конца преобразования появляется уровень лог,"1" . Светящаяся точка, отображаемая на индикаторах 1 и 2, воспринимается матрицей 3 светочувствительних элементов, оси координат которой образуют новую систему...

Номер патента: 1290291

Опубликовано: 15.02.1987

Авторы: Накалюжный, Тарасенко, Торошанко, Швец

МПК: G06F 7/00

Метки: коммутатора, матричного, ячейка

...7между первой и второй информационнымишинами при единичном сигнале на настроечном входе 5. Единичный сигнал на входе 10задания направления разрешает передачу информации с первой 1 информационной шины во вторую 2, а нулевой потенциална входе 10 задания направления разрешает передачу информации с второй 2 информационной шины в первую 1. Во время. настройки каналов связи в матричном коммутаторе на настроечный вход 5 поступаетнулевой потенциал, который действует на протяжении всего времени настройки, и черезэлемент И 4 подается на первый управляющий вход шинного формирователя 7. 40Под воздействием этого сигнала выходышинного формирователя 7 переводятся в высокоимпедансное состояние, при этом запрещается обмен информацией между первой...

Номер патента: 1296263

Опубликовано: 15.03.1987

Авторы: Краснобаев, Мещаницкий, Симоненко, Юрченко

МПК: B21D 15/10

Метки: блока, гофрирования, кассет, матричного, механизм, настройки, сильфонов

...приводной оси с хвостовиком 8 крутящий момент передается всем осям 5 через закрепленные на них цилиндрические зубчатые колеса 7 и далее всем резьбовым втулкам 6. При этом оси 5 совместно со штангами 4 вращаются по и против часовой стрелки, В зависимости от этого втулки 6, имеюгцие с противоположных концов разную по направлению резьбу, также поочередно обращены концами с одноименной резьбой в одну сторону, что при наличии синхронного вращения всех втулок 6 обеспечивает в результате равномерное плоскопараллельное сближение или раздвижение матриц и их точную расстановку на заданный шаг. После закрепления заготовки (не показана) с началом осадки вращение на приводной вал передается в направлении, при котором матрица 3 и кассеты 1...

Номер патента: 1304077

Опубликовано: 15.04.1987

Авторы: Аванян, Бальян, Ермакова, Маркаров

МПК: G11C 11/14

Метки: доменах, запоминающего, магнитных, матричного, накопитель, устройства, цилиндрических

...опорного нап ряжения на электрические выходы 13 датчиков 7 выбранного столбца (при выборке5 10 15 20 25 ЗО 35 40 45 50 55 элемента накопителя 112,а - второй столбец)производится последовательное считываниетребуемого информационного блока из выбранного элемента накопителя (например 112 2)Таким образом, считывание производитсятолько из элемента накопителя, находящегося на пересечении выбранной строки ивыбранного столбца. Во всех полувыбранных элементах накопителя выбранной строкина датчики 7 не подается опорное напряжение. Прохождение ЦМД под ними не приводит к появлению считываемого сигнала.Во всех полувыбранных элементах накопителя выбранного столбца информация в регистрах 4 ввода-вывода отсутствует, а следовательно, не поступает на...

Номер патента: 1330652

Опубликовано: 15.08.1987

Автор: Ковтун

МПК: G09G 3/14

Метки: индикатора, информации, матричного, отображения, светодиодного, экране

...импульсов поступает одновременно н дифференцирующую цепочку 15 (К 1 С) и счетный триггер 14, После дифцепочки 15 и соответствующего Фазирования с помощью двух элементов НЕ 16 и 17 формируется короткий прямоугольный импульс длительностью 1. =0,05 мс. Этот импульс необходим для установления счетчиков и дешифраторов в исходное (нулевое) состояние (фиг, 8, диаграмма Уст, 0 ) . На выходе тригг ера 14 формируются две одинаковые последовательности, противоположные по фазе (фиг, 8, диаграмма Г, : 2 (1) и 1 ; 2 (2) . С первого выхода триггера 14 импульсная последовательность необходима для формирования разрешающего потенциала, необходимого для управления элементами И 34-37, элементами И 38-41, элементами И 42 и 43 (этот потенциал необходим для...

Номер патента: 1348898

Опубликовано: 30.10.1987

Авторы: Жидков, Нехай, Пригода

МПК: G06F 3/147, G09G 3/28

Метки: векторов, индикатора, матричного, отображения, экране

...16 и 20, а по координате Удешифраторы 17 и 21.Коды на дешифраторы 16, 20, 17и 21 поступают соответственно с вы 15 ходом счетчиков 3 и 4, причем надешифраторы 16 и 21 поступают соответствующие старшие половины разрядов счетчиков 3 и 4.Управление модуляцией осуществля 20 ет триггер 7 управления, сигнал свыхода которого поступает на входыузлов 22 и 23 усилителей, обеспечивающих подачу соответствующих напряжений на выбранные группы шин Х и 125 индикатора 1.МикроЭВМ 14 через блок 15 выдаеткоэффициент угла наклона вектора,равный произведению координат КХили КИ в зависимости от направленияхЗО осей координат, знаки приращений координат Х или лУ значение одного из приращений координат ьХ или(Л признак модуляции и сигнал блокировки импульсов...

Номер патента: 1352480

Опубликовано: 15.11.1987

Автор: Алюшин

МПК: G06F 7/50

Метки: логический, матричного, умножителя, элемент

...и-транзистора 37, исток которого соединен с истоком тринадцатого-транзистора 36 и1352480 10 стоком шестнадцатого й - транзистора 39Устройство работает следующим образом.На шины 11,2, 40-43 поступают нулевой - второй разряды первого операнда, на шины 3,14, 44-47 поступают нулевой - второй разряды второго операнда.На выходной шине 5 формируется результат логической операции в соответствии с таблицей истинности. Формула изобретения Логический элемент матричного умножителя, содержащий шесть р-транзисторов, четыре п-транзистора, прямые и инверсные шины нулевого разряда первого и второго операндов, инверсную шину результата, шину питания, общую шину, затвор первого ртранзистора соединен с прямой шиной нулевого разряда первого...

Номер патента: 1368678

Опубликовано: 23.01.1988

Автор: Екименко

МПК: G01L 11/00, G01L 7/02

Метки: боковые, давления, канала, матричного, стенки

...давления, при которой осуществляется продвижение подвижного вкладыша, и будет величиной донного давления. Это давление с высокой точностью измеряют непосредственно чувствительным манометром, установленным на прессе, или любым дру 68678 2гим прибором, имеющим высокую точность измерения,Для определения давления на стен 5ки матричного канала засыпают прессматериал в канал пресс-формы, затемпроталкивают прессовку и измеряютдавление, при котором прессовка продвигается по каналу. Очевидно, чтодавление, необходимое для проталкивания вкладыша, больше, чем давление,при котором проталкивается тольковкладьпп, причем справедливо соотношение1 Ггде Р - давление прессования,кгс/смР - давление на дно, кгс/см,6 Р - приращение усилия за счет20 силы...

Номер патента: 1370652

Опубликовано: 30.01.1988

Авторы: Дьяченко, Коваленко, Костромов, Седов, Соколов

МПК: G06F 7/50

Метки: матричного, умножителя, ячейка

...инвертора 10, исток итранзистора которого соединен с выходом четвертого инвертора 9 и истоком и-транзистора восьмого инве -ора 3013, входная шина переноса 3 соединена с входом пятого инвертора 10, выход которого соединен с входом шестого инвертора 11 и истоком и-транзистора седьмого инвертора 12, истокр-транзистора которого соединен с выходом шестого инвертора 1 и входомвосьмого инвертора 13, выход которого соединен с входом второго инвертора 7, входная шина 14 соединена с 40входом седьмого инвертора 12, выходкоторого соединен с входом первогоинвертора 5, вход седьмого инвертора 12 соединен с истоком р-транзистора восьмого инвертора 13. 45 Устройство работает следующим образом. На шины 1 и 2 поступают операнды а и Ь, На шину 3...

Номер патента: 1451761

Опубликовано: 15.01.1989

Авторы: Ободник, Петух, Романюк

МПК: G09G 3/28

Метки: индикатора, информации, матричного, отображения, экране

...входе (записи) устройства. По второму информационному входу коммутатора 3 осуществляется прием от внешнего устройства адресов 35 ячеек блока 1 памяти, а по первому - адресов с выхода формирователя псевдослучайных последовательностей 4, формирующего последовательно массив адресов ячеек блока 1 памяти и соот ветствующих им элементов отображения индикатора 5. обеспечивает передачу адресов, формируемых формирователем 4 псевдослучайных последовательностей на адресный вход блока 1 памяти. По указанным адресам осуществляется считывание элементов изображения из блока 1 памяти по сигналу с выхода второго элемента И 9, а также подготовка (путем стирания) зоны на индикаторе 5, По сигналу записи с выхода первого элемента И 8 данные от блока 1...

Номер патента: 1483674

Опубликовано: 30.05.1989

Авторы: Рысин, Тульников

МПК: H04N 5/66

Метки: вертикальными, матричного, телевизионного, шинами, экрана

...одной телевизионной строки оказывается выставленным на выходы устройства. Непосредственно после этого на входы сдвиговых регистров 2 с блока 5 синхронизации поступает Ц тактовых импульсов (фиг, 2 в). При этом информация, записанная во второй по схеме (фиг, 1) горизонтальной линейке сдвиговых регистров 2, переписывается в первую горизонтальную линейку, информация, записанная в третьей горизонтальной линейке, переписывается во вторую и т.д. С приходом второго импульса разрешения записи в буферный регистр 3 (фиг, 2 г) информация о втором разряде всех К двоичных выборок телевизионного сигнала переписывается на выходы устройства. Время, на которое выставляется на выход информация о втором разряде двоичных выборок, вдвое превышает время...

Номер патента: 1509932

Опубликовано: 23.09.1989

Авторы: Авгуль, Мищенко, Седухин, Семашко, Якуш

МПК: G06F 17/11, G06F 17/16

Метки: ах=в, вида, матричного, решения, уравнения

...(фиг. 1), .В. регистр 7 ОБ3 записывается элемент а,35На первом такте элемент а, и дополнительный разряд 1 подаются соответственно на 1-й и (1+1)-й. входы1 элемент а и дополнительно раз 112ряды О и О подаются соответственнона 1-й, (1+1)-й и (1+2)-й входы 1(Фиг, 1), В ОБ 3, в регистр 7 записывается элемент а 2. В ОБ 32, В регис тр 1 7 з аписыв ается элемент а 22 врегистр 18 - значение 1/а, в регистр 19 " значение а" ,=а, /а, .(фиг4).1На втором. такте элемент а и доЗполнительныи разряд 1 подаются соответственно на 1-й и (1+1)-й входы501 , элемент а и дополнительные раз 9ряды О и 1 подаются соответственнона 1-й (1+1)-й и (1+2)-й входы 1 е,элемент а н дополнительные разряды0 и .О подаются соответственно на1-й, (1+1)-й и (1+2)-й входы 1 ....