Устройство для умножения матричного типа

м 935948 ОП ИСАНИ ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическнкРеспублик(53) УДК 681. ,325( 088,8) но делам нзобретеннй н атермтнй(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ МАТРИЧНОГОТИПА Изобретение относится к вычислитель., ной технике и может быть использовано в быстродействующих арифметических устройствах различных цифровых малога баритных комплексов, например, в устройствах цифровой фильтрации.5Известно матричное множительное устройство, содержащее две идентичные маэ рицы умножения, подключенные свими выходами к первым входам двух сумматоров, две шины сомножителей, связан ные через регистры и коммутаторы со входами матриц умножения, При этом матрица умножения с сумматором, подключенным к ее выходу, образует наращим ваемый матричный элемент, входом наращивания которого является второй вход сумматора, а выходом - выход сумматора. Выход первого наращиваемого малерично го элемента соединен со входом второ го наращиваемого элемента, выход кото рого подключен к выходу устройства, При построении умножителей большой разрядности наращиваемый матричный 2элемент может быть выполнен в виде наращиваемого мощен умножения, Вследствие того, что быстродействие такого устройства, главным образомзависит от быстродействия выходных сумматоров наращиваемый матричных элементов, в нем обеспечивается высокое быстродействие 11Недостатком такого устройства явля ется большой обьем оборудования, обусловленный наличием дополнительных регистров слов сомножителей, регистра сдвига, двух коммутаторов, регистра задержки.Известно матричное устройство для умножения и сложения, содержащее мат-, рицу сложения, которая содержит е 1-1разрядных сумматоров, расположенных в ) линейках матрицы (где ) ъ а)Ю- разрядность множителя), причем , (И) старших выхода сумматоров млад,шей линейки соответственно соединены с )т-ивдами первой группы сумматоров , средней линейки (где (СИ), младшиевыходы первого сумматора младшей линейки соединены соответственно с младшими входами первой группы. сумматорастаршей. линейки, (И) старших входапервой группы которого соединены с со- зответствующими выходами первого сумматора средней линейки, выходы второгосумматора средней линейки соответственно соединены с входами второй группысумматора старшей линейки (.2 ),Г)Недостатком известного устройстваявляется его высокая сложность, обусловленная наличием большого числа двухвходовых вентилей.Цель изобретения - сокращение оборудования при сохранении быстродействия.Поставленная, цель достигается тем,что в устройство введены В групп двухвходовых элементов И-НЕ по И в каждойгруппе, (И +п 1) элементов НЕ и (И+и) входовой20сумматор, причем первый вход ) -го элементаИ-НЕ ( 1=1 и,=1, р) соединенссоотвествующим входом множимого устройства, вторые входы элементов И-НЕ2;каждой группы объединены и подключенык соответствующему входу множителяустройства, входы младших разрядов сумматоров матрицы сложения обьединеныи подключены к шине логической единицы,3 двходы первой группы сумматоров младшейлинейки матрицы сложения соединены соответственно с выходами элементов И-НЕпервых И/3 групп, входы второй группысумматоров средней линейки соединеныс выходами элементов И-НЕ вторых И 1/3групп, выходы элементов И-НЕ последнихгрупп соединены соответственно со старшими входами сумматоров средней линейки матрицы сложения, выходы ( и)младших элементов И-НЕ последних И/3групп соединены соответственно с входами второй группы сумматоров младшейлинейки, матрицы сложения, выходы сумматора старшей линейки и младшие выходывторого. сумматора младшей линейки соотвественно соединены с входами элементовНЕ, выходы которых соединены соответственно с входами сумматора.Сущность изобретения состоит в том,что в матрице сложения суммируют инверсии частичных произведений, предварительно сформированные с помощьюэлементов И-НЕ, ввводят в сумматорыматриц поправку, обеспечивающую формирование на ее выходе инверсии произ- лведения обрабатываемой части сомножителей, инвертируют инверсию произведенияи суммируют ее в ( и +И)- входоеомсумматоре с формируемым аналогично произведением другой части сомножителей.На чертеже представлена структурнаясхема устройства.Устройство содержит матрицу 1 сложения, которая состоит из ИИ -разрядных сумматоров 2, элсменты 3 И-НЕ,объединенных в м групп 4, вход 8 множимого, вход 6 множителя, шину 7 логической единицы, элементы 8 НЕ, (И+ й)входовой сумматор 9. Ьи наращиванияразрядности в устройстве предусмотренашина 1 О наращивания разрядности.В устройстве ( И -2) старших выходовсумматоров 2 младшей линейки соответственно соединены свходами первойгруппы сумматоров 2 средней линейки(где ( Рс И ), младшие выходы первогосумматора 2 младшей линейки соединены соответственно с младшими входами первой группы сумматора 2 старшей линейки И -2) старших входа первой группы которого соединены с соответствующимивыходами первого сумматора 2 среднейлинейки, выходы второго сумматора 2средней линейки соответственно соединеныс входами второй группы сумматора 2старшей линейки, первый вход ц -гоэлемента И-НЕ ( 1=1 "и=1, М )соединенс соответствующим входом 5множимого устройства, вторые входыэлементов 3 И-НЕ каждой группы обьединены и подключены к соответствующемувходу 6 множителя устройства, входымладших разрядов сумматоров 2 матрицы 1 сложения обьединены и подключенык шине 7 логической единицы, входыпервой группы сумматоров 2 младшейлинейки матрицы 1 сложения соединенысоответственно с выходами элементов3, И-НЕ первых И/3 групп, входы второй группы сумматоров 2 средней линейки соединены с выходами элементов 3И-НЕ вторых И"/3 групп, выходь старших элементов 3 И-НЕ последних группсоединены соответственно со старшимивходами сумматоров 2 средней линейкиматрицы 1 сложения, выходы (и -1)младших элементов 3 И-НЕ последнихВ/3 групп соединены соответственно свходами второй группы сумматоров 2младшей линейки матрицы 1 сложения,выходы сумматора 2 старшей линейкии младшие выходы второго сумматора 2младшей линейки соответственно соединены с входами элементов 8 НЕ, выходыкоторых соединены соответственно свходами сумматора 9,Устройство работает следующим образом.Сигналы множимого и множителя впрямом коде поступают соответственночерез входы 5 и 6 на первые и вторые 5входы элементов 3 И-НЕ, Элементы3 И-НЕ каждой группы 4 управляютсяразрядом множителя так что число навыходе последующей группы имеет вдвоебольший вес, чем на выход предыдущей. 10Число на выходе группы 4 представляетсобой инверсию частичного произведениямножимого на соответствующий разряд.множителя,Обозначив множимое через Х, а мно.житель через У, и используя двоичноепредставление чисел, записывают И -разрядное число Х и М -разрядное число Ув виде ИХ=,2 х 2.2011=1И 4У= Ъ г.где Х , У 1 - значение 1 -х разрядов чи 4 ВселХиУ,Инверсия частичного произведения навыходе 1-ой группы элементов 3 И-НЕс учетом веса разряда множителя равнаА =Х 2." .1 Зо1 1где А - 31, - разрядное частичное про 1изведение ( 1=1, 2, УИ ).Учитывая, что инверсию (обратный ход)некоторого И -разрядного числа В можноОзаписать в виде 5=2-В, представляютз 5инверсии частичных произведений А,следующим образом:А =Х= -Ъ-Ь;Сумма частичных произведений (3)представляет собой И +ю-разрядное число 4которое с учетом выражения ( 1) можетбыть представлено в видеС=йфх 2-(.+ 21+.. + 2"ф 1 и (Ч)для получения инверсии произведенияХУ необходимо в выражении (4) компен 50сировать выражения в скобках. Для этогона входы переносов младших разрядовсумматоров 2 матрицы 1 сложения подаюткомпенсирующий сигнал поправки от шины7 логической единицы. Образовавшийся на 5выходе матрицы 1 сложения инверсныйкод произведения инвертируется элементами 8 НЕ, С выхода элементов 8 НЕ произведения обрабатываемых разрядов сомножителей поступает на первые входы(й + М)-входового сумматора 9, на вторые входы которого одновременно от шины 10 наращивания разрядности поступает произведение другой части сомножителей, После суммирования на выходахсумматора 9 оказывается сформированнымполное произведение сомножителей, Припостроении многоразрядных множительныхустройств такого типа в отличие от известного, ситнапы переноса распространяются одновременно и независимо вовсех устройствах, вследствие чегобыстродействие всего устройства опреде ь.ляется быстродействием одного устройство. Поэтому при увеличении разрядности сомножителей для сохранения высокогобыстоодействия не приходится увеличивать быстродействие сумматоров матрицысложения, как в известном, что позволяет использовать в матрице простые сумматеры, и следовательно, упростить устройство в целом без снижения быстродействия,формула иэобре тек ия Устройство для умножения матричного типа, содержащее матрицу сложения, которая содержит ии -разрядных сумматоров, расположенных в К линейках матрицы (где Я 7 у а Ф- разрядиос-ь.УИмножителя), причем (И -2) старшие выходы сумматоров младшей линейки соответственно соединены с р входами первой группы сумматоров средней линейки (где 1(СИ), младшие выходы первого сумматора младшей линейки соединены соответственно с младшими входами первой группы сумматора старшей линей.ки, (М) старших входа первой группыкоторого соединены с соответствующими выходами первого сумматора среаей линейки, выходы второго сумматора средней линейки соответственно соединены с входами второй группы сумматора старшейлинейки, отличающееся тем, что, с целью сокращения оборудсьвания при .сохранении быстродействия, в него. введены И 1 групп двухвходовых эле ментов И-НЕ по И в каждой группе,Ф +Уп) элементов НЕ и И +911)-входовбйсумматор, причем первый вход ц -гоэлемента И-НЕ ( 1=1,". И=1". а )соединен с соответствующим входоммножимого устройства, вторые входыэлементов И-,НЕ каждой груйпы обьедвнен,НИИП каз 4213/52 ираж 731 оцписн Патент" жгород, ул Проектная, 4 илиал к соответствующему входу множителяустройства, входы младших разрядовсумматоров матрицы сложения обьединеныи подключены к шине логической единицы,входы первой группы сумматоров младщей линейки матрицы сложения соединенысоответственно с выходами элементовИ-НБ первых Эи/3 групп, входы второйгруппы сумматоров средней линейки соединены с выходами элементов И-НЕ 0вторых Фи/3 групп, выходы старших элементов И-НЕ последних групп соединенысоответственно со старшими входамисумматоров средней линейки матрицы сложения, выходы ( И:1) младщих элементов 1.И-НЕ последних И 1/3 групп соединены соответственно с входами второй группысумматоров младшей линейки матрицысложения, выходы сумматора старшейлинейки и младщие выходы второго сумматора младшей линейки соответственносоединены с входами элементов НЕ, выходы которых соединены соответственнос входами сумматора,Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Мо 6005 54, кл, б 06 Г 7/52, 1 975,2 Авторское свидетельство СССР