Устройство для считывания информации из матричного накопителя

О П И С А Н И Е (и 938315ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублык(51)М. Кл, 6 11 С 7/00 3 Ьаударстеехный комитет СССР пе делам язееретеннй и открытей(54) УСТРОЙСТВО ДЛЯ СЧИТЪВАНИЯ ИНФОРМАЦИИ ИЗ МАТРИЧНОГО НАКОПИТЕЛЯ1Изобретение относится к вычислительной технике и может быть использованонри построении интегральных постояннькзапоминающих устройствИзвестно устройство для считыванияинформации, содержащее два вешнфратора, транзисторы выборки, а также запоминающие элементы, организованные ввиве матрицы 1.Однако это устройство отличается не-высоким быстродействием,Известно устройство для считыванияинформации яз матричного накопителя, содержащее информационные транзисторы,организованные в матрицу, а также трап 5эисторы, соединявшие информацяонныетранзисторы с выходом разрядной шины ивыполняющие функция ключей ,21.Недостатком устройства является невысокое быстродействие.20По основному авт, св. М 767834известно устройство содержащее информационные транзисторы, пешифрато .ры строк и столбцов, ключевые тран 2знсторы, элемент задеекки и шунтнрутп щий транзистор, пря атом затворы инфорьмационных транзисторов, распопсекениык в каждой строке, объединены между собой н подключены к выходам дешифратора строк, истоки всех информационных тран эисторов обьединены и подкаочены к ши не источника питания, стоки информационных транзисторов, распоиакенньтк в кжпом столбце, объединены и подкаочены к истоку соответствутощего ктпочевого трав эистора, затворы клточевых транжсторси" соединены с вьаодаьае цапптфратора сто цов, а стоки объединены и подключены к шине считывания сток шунтнрлотпего транзистора также подключен к шине счвтывания, исток - к шине цулевого потенциала, а затвор - через элемент аааерк ки к шине выборки 13,Потенциал всех стран с подклточеиныьти к ням затворами информадионньа еранатц торса изменяется от О до Е (Е - напряжение источника витания) и обратно с той же частотой с какойпроисходит обрацетраизист оры открьггы, поццерживая темсамым потенциалы истоков ключевыхтранзисторов близкими к Е. При обращении к запоминающему устройству пудовой потенциал поцается нашину 27. Поприхопу нулевого потенциала на шину выборки потенциалы выбранных выходов цешифраторов 17 и 18 понижаются цо О, апотенциалы остальных выходов цешифраторов не изменяются, В результате это, го ключевой тоанзистоо, поцключенныйк выбранному выхопу цешифратора 18, открывается. Вместе с тем потенциал затворов цополнительных транзисторов повышается цо +Е, закрывая их. При этом, еслина пересечении выбранных стооки и столбца отсутствует информаыионный транзистор (что соответствует нулю двоичной информации), то емкость выбранного столбца разряжается через открытый ключевойтранзистор, причем в течение времени одинразряд идет на шину нулевого потенциалачерез открытый транзистор 20, и в эговремя шина 26 имеет потенциал, близкийк О, а в остальное время пссле закрывания трачзистора 20 оставшийся на шинезаряд перераспрецеляется межпу емкостями. Вре мя выбирается таким, чтобы н апряжение на шине 26 в кснечном счете недостигало порога срабатывания выходнойсхемы. Если же на пересечении выбранныхстроки и столбца матрицы имеется информационный транзистор (что соответствуетединице двоичной информации), то, он открыт и протекающий через него ток стремится сохранить потенциал +Е на емкости.Кроме того, транзистор обеспечивает поступление тока на шину 26 считывания.Через время Т после начала обращенияк ЗУ транзистор 20 закрывается, послечего начинает повышаться потенциал нашине 26 и по достижении величины порога срабатывания выходной схемы последняя срабатывает, завершая процесссчитывания информации из запоминающего устройства. После этого на шину 27подается потенциал ФЕ, что приводит коткрыванию заряжающих транзисторов 2225 и щунтирующего тоанзистооа 20, атакже к повышению потенциалов двухвыходов дешифраторов, бывших выбраннымив рассмотренном цикле считывания. Через .открытые заряжающие и шунтирующийтранзисторы соответственно потенциал шины понижается цо О, а потенциал стоковзаряжающих транзисторов повышаютсядо +Е,Анализ работы устройства показывает,что время выборки информации ( от мо 3 9383 15ние к ЗУ, что приводит к опрецеленнымпогерям мощности, затрачиваемой на переэаряд емкостей строк в каждом циклеобращения. Кроме того, по окончаниисчитывания информации перед тем, какосуществить новое обращение к ЗУ, ненеобходимо повысить потенциал стоковвсех информационных транзисторов, чтоосуществляется через открываемые цляэтого информационные транзисторы. Мак йсимальное время, необходимое для подэаряда стоков информационных транзисторов, имеет место в случае, когда в столбце находится лишь один транзистор, Размеры информационных транзисторов ограничены по известным причинам. Поэтомудля заряда стоков этих транзисторов поокончании считывания информации требуется значительное время, что удлиняетцикл работы ЗУ, уменьшая тем самым его20быстродействие.Цель изобретения - уменьшение потребляемой мощности и увеличение быстроде йствия,Поставленная цель достигается тем,25что в устройство для считывания информации иэ матричного накопителя введеныинвертор и элементы подзаряда на дополнительных транзисторах, истоки которыхподключены к шине питания, затворы -квыходу инвертора, вход которого поцклю 30чен к шине выборки, а сток каждого дополнительного транзистора - к истоку соответствующего ключевого транзистора.На чертеже приведена схема предлагаемого устройства.35Устройство содержит ключевые транзисторы 1-4, информационные транзисторы 5-16, цещифраторы 17 и 18, элемент19 задержки, шунтирующий транзистор20, а также инвертор 21 и элементы под-ффзаряда на дополнительных транзисторах22 25.Информационные транзисторы организованы в матрицу 4 х 4. Например, в первой строке закодирована информация 450101, во второй - 1110 и т.д,Предлагаемое устройство работаетследующим образом.При наличии на шине 27 потенциала,близкого к -Е потенциалы всех выходов 50дешифраторов 17 и 18 и затвора шунтирующего транзистора 20 близки к -Е, апотенциал затворов дополнительных транэисгоров 22-25 близок к О,В результатеэгого все информационные и ключевые 55транзисторы закрыты. Шунтируюший транзистор 20 открыт, и потенциал шины 26считывания близок к О. Все заряжающиеЬ9383 мента срабатывания аешифраторов ао срабатывания выходной схемы) осталось таким же, как и в известном устройстве.Время от окончания считывания информации ао момента, когаа можно вновь обра-тнться к данному ЗУ, опрепеляется главным образом временем, в течение которого потенциал стоков всех информационных транзисторов станет бсвэким к +Е и значительно уменьшено по сравне- що нию с известным устройством эа счет того, что в предлагаемом ЗУ заряд емкостей столбцов после считывания осуществляется пссреаством дополнительных транзисторов 22-25, которых много мень. ще, чем ннфсрмационных и которые поэтому могут иметь большую крутизну, чем информационныа транзисторы. Это позволяет значительно сократить время востановления ЗУ, а значит и цикл его работы. Кроме того, прн опном этом обращении к реалагаемому устройству потенци- ал аешь одной строки матрицы и одной строки дополнительных транзисторов изменяется в пределах от +Е ао О н обрат- но, в то время как в известном устройстве в каждом цикле в укаэанпьвс преаелах изменяются потенциалы всех строк магри цы, кроме оаной, срабатывают все, кроме одного, каскааы аешифратора строк.Таким образом, при расчете мацности в известном устройстве необходмо учитывать потери мощности, вызванные про-. теканием сквозных токов во всех, кроме выбранного, выходных каскапных пешиф 15 6раторах строк, так как каскады эти переключаются дважды при каждом обращении к ЗУ. В предлагаемом же устройстве пси каждом обращении срабагываег ,лишь опии выходной каскад пешифратора строк.Таким образом, мощность рассеивания в предлагаемом устройстве существенно меньше, чем в известном.ф ор мула и зобре генияУстройсгво для считывания информациииз матричного накопителя по авт. св.767834, отличающеесятем, что, с целью повышениябыстродей-ствия и уменьшения потребляемой мощности, в него введены инвертор и элементы попэаряаа на дополнительных транзисторах, истоки которых попкщочены кшине питания, затворы к выходу инвертора, вход которого подключен к шине выборки, а сток каждого дополнительноготранзистора - . к истоку соответствующегоключевого транзистора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР523455, кл. ( 11 С 11/40, 1976.2. Интегральные схемы на ЯЙП приборЫф. Пер. с англ. нод ред. А.Н. К ар-мажнского. М., фМирф, 1975, с. 439.3. Авторское свидетеа ство СССР767834, кл. С 11 С 7/00, 1978,фПатентф, г, Ужгоро оектная, 4 Заказ 447 О 74 Тираж 622 ВНИИПИ Государственного комитета по делам изобретений и открытий 113 О 35, Москва, ЖЗ 5, Раушская н