Ячейка матричного коммутатора

(2 ТА ния, кны соотнная шиов,ор волите я Ве -о ескои с левой.сброеди- элеменкотои с тво СССР сорные аганрог тут, 19 од 0 соой СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ САНИЕ ИЗОБ К АВТОРСКОМУ 1) 3622499/24-21(71) Киевский ордена Ленинанический институт им. 50-леликой Октябрьской социалистреволюции(54) (57) 1. ЯЧЕ 11 КА МАТРИЧНОГОТОРА, содержащая блок управлетрем входам которого подключеветственно входная информациона,шина настройки и выходнаямационная шина, выход блока уления соединен с единичным вхтриггера, о т л и ч а ю щ а ятем, что, с целью упрощения,вход триггера соединен с шиноса, инверсный выход триггеранен с первым входом введенногта И, второй и инверсный входьрого соединены соответственноной информационной шиной и шиннастройки, а выход элемента Идинен с выходной информационнной ячейки.1121778 2. Ячейка по п.1, о т л и ч а ющ а я с я тем, что блок управления содержит элемент эквивалентности и элемент И, первый вход элемента эквивалентности соединен с первым входом блока управления, подключенным к входной информационной шине, второй вход элемента эквивалентности подсоединен к третьему входу блока управ 1Изобретение относится к вычислительной технике и может быть использовано в качестве базового элемента при построении коммутационных систем многопроцессорных вычислительных структур.Известна ячейка коммутатора, содержащая ячейки памяти, соединенныес блоком коммутации и управляющим регистром, блок анализа функции распространения, дешифратор и блок формирования выходных функций Формирования1.Недостаток устройства - его сложностьИзвестна также ячейка матричногокоммутатора, содержащая блок управления, входы которого соединены с информационной шиной, шиной настройки ивыходной информационной шиной, а выходблока управления соединен с единичнымвходом триггера 1.2 3Недостатком известной ячейки является значительное число элементов,что особенно существенно при построении матричных коммутаторов большойразмерности,Цель изобретения - упрощение ячей"ки.Поставленная цель достигаетсятем, что в ячейке матричного коммутатора, содержащей блок управления,, к трем входам которого подключенысоответственно входная информационнаяшина, шина настройки и выходная инФормационная шина, выход блока управления соединен с единичным входомтриггера, нулевой вход триггера соединен с шиной сброса, инверсный выход триггера соединен с первым входом введенного элемента И, второйи инверсный входы которого соединены ления, подключенному к выходной информационной шине, выход элементаэквивалентности соединен с первымвходом элемента И, второй вход элемента И соединен. со вторым входомблока управления, подключенным кшине настройки, а выход элемента Исоединен с выходом блока управления,2соответственно с выходной информационной шиной и шиной настройки, а выход элемента И соединен с выходнойинформационной шиной ячейки,Кроме того, блок управления содержит элемент эквивалентности иэлемент И, первый вход элемента эквивалентности соединен с первым входомблока управления, подключенным квходной информационной шине, второйвход элемента эквивалентности подсоединен к третьему входу блока управления, подключенному к выходнойинформационной шине, выход элементаэквивалентности соединен с первымвходом элемента И, второй вход элемента И соединен с вторым входом блока управления, подключенным к шиненастройки, а выход элемента И соединен с выходом блока управления.На чертеже представлено устройство.Ячейка матричного коммутатора содержит блок 1 управления, входную информационную шину 2, шину 3 настройки, выходную информационную шину 4,триггер 5, шину 6 сброса, элемент И7, элемент 8 эквивалентности, элемент И 9. Блок 1 управления состоит,из элемента 8 эквивалентности и эле 30;мента И 9. К входам элемента 8 эквивалентности подключены входная инФормационная шина 2 и выходная информационная шина 4, а к входам элемента И 9 подведены шина 3 настройЗ 5 ки и выход элемента 8 эквивалентности. Выход элемента И 9 является выходом блока 1 управления и соещнен с единичным входом триггера 5, к нулевому входу которого подведена шина сброса, а его инверсный выход соединен с первым входом элемента И 7,121778 Составитель А.ЧаховскийТехред С.Мигунова Редактор И.Ковальчук Корректор В,Гирняк Заказ 7996/43 Тираж 861 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 к второму входу которого подключена входная информационная шина 2. К инверсному входу элемента И 7 подведена шина 3 настройки, а выход его связан с выходной информационной5 шиной 4 ячейки. Ячейка матричного коммутатора работает следующим образом.Сигнал, подаваемый по шине 6 сбро-О са, устанавливает триггер 5 в нулевое состояние, при этом с его инверсного выхода единичный потенциал поступает на вход элемента И 7, разрешая передачу сигналов с входной информационной шины 2 в выходную информационную шину 4 при нулевом потенциале на шине 3 настройки. Во время настройки каналов связи в матричном коммутатбре по шине 3 настройки поступает единичный сигнал, который действует на протяжении всего времени настройки и подается на инверсный вход элемента И 7, запрещая передачу сигналов с входной информаци онной шины 2 в выходную информационную шину 4 и на элемент И 9 блока управления, подготавливая его к работе. Коды, поступающие по входной и выходной информационным шинам и несущие информацию о символических именах коммутируемых каналов связи, поразрядно подаются на элемент 8 эквивалентности в блоке 1 управления. При неравенстве разрядов в символических именах единичный потенциал, формируемый на выходе элемента 8 эквивалентности, .проходит через элемент И 9 и поступает на единичный вход триггера 5, устанавливая его в единичное состояние. По окончанию настройки с шинынастройки снимается единичный сигнал.Если эа время настройки на триггер 5 подан сигнал неравенства, то с его инверсного выхода нулевой уровень поступает на вход элемета И 7, запрещая передачу информации через него. Если на триггер 5 за время настройки не подан сигнал неравенства, то он остается в исходном состоянии и единичный потенциал с его инверсного выхода разрешает передачу информации через элемент И 9.Технический эффект от использования представленной ячейки матричного коммутатора заключается в снижении общего времени настройки и упрощении коммутационных систем многопроцессорных вычислительных структур.