Устройство для контроля статической помехоустойчивости логических устройств

ОЛИС,ФИаЕ ИЗОБРЕТЕК йЯ Соез Сееетеикх СцмэпитммВсийх РйсЩбййн2 7;Сг .-. ГщдаратаааныЙ ИОмата 7 бавата Мннпстраа СЮ ОО далаи изобретений й ОтйрыаЙ(45) Дата публиковани Хис тов, В. Й Жи"р датп в М С. Валитэв, И, С. С, Вязников, Ве 1 стря.ОВс, В - ,ь;адардв в(72) Автори изобретения Московский институт радиотехники .".: итрами,":, и =-=о:атил 71) ЗаявительДля этогоратопы входн тены компао .Ство кодных сигналов, фоллзичем Генераторен к входам ком,яровате. ч и трпггэр-:,ВХОДНЫХ СИГНаЛОВ ПЭДКЛО а чертеже приведена струк акэ известные устройстваэнтрэлирэвать статическую пэзв ехэс устр устойчивость логическихтатэчной тэчнэстью,Целью изобретения явлТФчнэсти контроля. ыш ение тся Изобретение относится к области автоматики и вычислительной техники,Известнс устройство для многодопускового контроля параметров логических устройст в котором осуществляется разбиение зоны значений выходных сигналов объекта контроля на подзоны, с каждой из которых осуществляется сопоставление измеряемого параметра Ц .Известно также устройство для контроля статической помехоустойчивости логических устройств, содержащее генератор входных сигналов, соединенный с входом проверяемэгэ устройства,. управлякипий блок, выходы которого подключены к входам генератора входных сигналов и элемента совпадения, соединенного своим выходом с входом регистриоующего блока 21 . параторов входных сигналов, выход ыикдого из кото-;х через фэрмировате."и, соединен с входом соэтвет:твуюхь."с кэБаратоРа ВЬХ гНЬ-дЧГНаЛОВ;.У ОВХО; КОТОРОГэ пэдключен к выхэду кэитрэлируемэгэсиГналов ч-рез сеютэет(; эъ:д"- .; Гезьподключе,.юь. к вхе." элее,: щоь соад;,; цдругие входь: триггеров:.Ос:,=-.ал:-.: с управляющим блоком. электрическая схема устройстваУстройство для контхля статической помехоустойчивости лОГкчесих устройств содержит генератор входных ск:"; - ;";оп 1 через шик-. 2, подк. чек.-.:",. лраьеряемому устройлву 3 к з ;. =-:".,=арагрров входных сигна"м 4- , на другие входы 81которых она .тг опорнсе нпэя жение и вь.хань: :э-Ор;-: сотллены с вхо. дам фэрмирэк=эй2-1 . Выходыформирователей 12-15 через шины 16-19 подсоединены к управляющим входам компараторов выходного сигнала 20-23, к другим входам 24-27 которых подведено опорное напряжение. ЬВыход проверяемого устройства 3 через шину 28 подсоединен к входам компараторов сигнала 20-23, выходы которых подключены к входам соответствующих триггеров 29-32, к другим входам кото рых через шину 33 подключен управляющий блок 34, связанный через шину 35 с управляющим входом генератора входных сигналов 1.Выходы триггеров 29-32 подключены к Ь входам элемента совпадения 36. Блок 34 через шину 37 связан с управляющим входом элемента совпадения 36, выход которого и одс уединен к бл оку 3 8, регистрирующему результаты пр оверки.20Устройство работает следующим образом,Перед началом проверки логического устройства производят установку значений опорЬных напряжений на входах 8 3 1 компараторов входного сигнала 4-7 и входах 24-27компараторов выходного сигнала 20- 23,По сигналу из блока 34, поступающему щ по шине 33, производится установка триггеров 29-32 в начальное положение. По сигналу из бдока 34, поступающему через шину 35, генератор входных сигналов 1 подает сигнал на вход проверяемого логического устройства 3 и на входы компараторов входного сигнала 4-7. При достижении уровня входного сигнала значений, установленных на входах 8-11 компараторов входного сигнала 4-7, последние срабатывают и запус кают формирователи 3.2-3.5. С выходов формирователей 12-15 через шины 16-19 подаются сигналы, которые включают на заданное время компараторы выходного сигнала 20-23, Сигнал с проверяемого логичес Ь кого устройства 3 через шину 28 поступает на вход компараторов выходного сигнала 20-23 и сравнивается с установленными на входах 24-27 значениями опорного напряжения, ЬОВ случае достижения или превышения выходным сигналом логического устройства заданного значения опорного напряжения, компараторы выходного сигнала 20-23 выдают сигналы, которые переводят соответ ствуюшие им триггеры 29-32 в другое состояние, При опредеденной комбинации состояний триггеров 29-32 элемент совпадения 36 по сигналу, поступающему от бло ка 34 по шине 37, вырабатывает сигнал, ооответствуюший благоприятному результату проверки, который поступает в блок 38.Анализ возможного испошзовалия изобретения выявил целесообразность его применения в условиях массового производства интегральных узлов; эффективность предложенного устройства заключается в обеспечении автоматической проверки статической помехоустойчивости логических узлов и снижении требований, предъявляемых к генератору входных сигналов.Формула изобретенияУстройство ддя контроля статической помехоустойчивости логических устройств, содержащее генератор входных сигналов, соединенный с входом контролируемого устройства, управляющий блок, выходы которогоподключены к входам генератора входныхсигналов и элемента совпадения, соединенного своим выходом с входом регистрирующегоблока, о т л и ч а ю ш е е с я тем,что, с целью повышения точности контроля,в него введены компараторьт входных и вы-ходных сигналов, формирователи и триггеры,причем генератор входных сигналов подклточен к входам компараторов входных сигналов, выход каждого из которых через формирователь соединен с входом соответствующего компаратора выходных сигналов, другойвход которого подключен к выходу контролируемого устройства, выходы компаратороввыходных сигналов через соответствующиетриггеры подключены к входам элемента совпадения, другие входы триггеров соединеныс управляющим блоком.Источники информации, принятые во внимание при экспертизе:3 Авторское свидетельство СССР276522 ф М кле О 0410/04 1 9692. Авторское свидетельство СССР266943 М кл. О 04 Г 31/28 1970каз 5131 491 Тираж 1029ЦНИИПИ Государственного комитетапо делам изобретений и113035, Москва, Ж, Рау ПодписноеСовета Министровткрытийшская наб., д. 4/5 С ал ППП "Патент", г. Ужгород, ул. Проектная, 4 Составитель В. ХалчевРедактор А. Зиньковский Техред Г. Родак Корректор Н. Ковалев