Ильчинский
Преобразователь уровней (его варианты)
Номер патента: 1256165
Опубликовано: 07.09.1986
Авторы: Ильчинский, Чайкин
МПК: H03K 19/094, H03K 4/02
...- потенциал шины 11.При изменении уровня сигнала на входной шине 12 на единичный потенциал (потенциал шины 10) транзистор 7 открывается и фо, сированно перезаряжает область стока тренэистора 5.Это изменение, воздействуя на затвортранзистора 6, вызывает его подэапирание. Одновременно единичный потенциал входной шины отпирает транзисЗ 0 тор 3. Таким образом, отпираниетранзистора 3 и запирание транзистора 6 происходят одновременно и регенеративный процесс опрокидываниятриггера на транзисторах 2, 3, 5 35 и 6 происходит быстрее, причем в дан"ном случае пороговые свойства транзистора 5 не влияют на этот процессПосле окончания переходных процессовтранзисторы 4, 3 и 5 оказываются от крытыми, на шине 13 присутствует потенциал шины 11, а на шине...
Пакет пружин многоконтактного реле
Номер патента: 1125669
Опубликовано: 23.11.1984
Авторы: Ильчинский, Кузнецов
МПК: H01H 50/56
Метки: многоконтактного, пакет, пружин, реле
...многослойный диэлект.рический элемент.На чертеже приведен фрагментпакета пружин многоконтактного реле.Пакет пружин содержит контактныепружины 1, которые закрыты экраном2, нанесенным на наружную поверхность полиимидного носителя 3. Между контактными пружинами и полиимидными носителями с двух .сторон помещен многослойный диэлектрическийэлемент 4, .количество слоев которогоможет регулироваться. Изолирующиепластины 5 обеспечивают механическое крепление пружин и одновременно 65 служат для регулирования зазоров между контактными выступами. Все детали крепятся на соединитель 6, который проходит через отверстия всех деталей. Экран выполнен в виде металлической фольги, напыленной на полиимидный носитель.Волновое сопротивление реле как линии...
Статический триггер
Номер патента: 1103351
Опубликовано: 15.07.1984
Авторы: Ильчинский, Кузнецов, Уральский
МПК: H03K 3/286
Метки: статический, триггер
...потребление мощности, высокое быстродействие 2. Недостатком является невысокая надежность, обусловленная тем, что для осуществления раздельного запуска необходимо транзисторов при двух информационных входах.Цель изобретения - повышение надежности путем уменьшения числа элементов в устройстве.Для достижения поставленной цели в статическом триггере на КМДП-транзисторах, содержащем два симметричных плеча, состоящих из последовательно соединенных транзисторов р- и и- типов проводимости, затворы транзисторов р- и и-типов проводимости в каждом плече объединены и подключены к выходу другого плеча, истоки транзисторов р-типа соединены с шиной источника питания, истоки транзисторов п-типа подключены соответственно ко входам К- и с 1-триггера...
Многоканальный программируемый генератор импульсов
Номер патента: 561282
Опубликовано: 05.06.1977
Авторы: Ильчинский, Орликовский
МПК: H03K 1/18
Метки: генератор, импульсов, многоканальный, программируемый
...и программно-управляющее устройство;,аналоговые выходы которого подсоединены к управляющим входампервого и второго устройств задержки, введены элемент И, один вход которого подключен квыходу второго устройства задержки, икаскад компенсационной задержки, выполненный на 2 элементах управляемой временной задержкивход которого подключен кточке соединения первого и второго устройств задержки, а выход соединен со вторымвходом элемента И, причем первое устройство задержки содержит 2 и элементов .управляемой временной .задержки, а второеустройство задержки содержит 2 и + 1 элементов управляемой временной задержки.На чертеже представлена блок - схемамногоканального программируемого генератора импульсов,Генератор содержит запускающий генератор...
Устройство оценки динамических параметров логических схем
Номер патента: 505972
Опубликовано: 05.03.1976
Авторы: Ильчинский, Лябин, Михеев, Пряников
МПК: G01R 31/28, G01R 31/3177
Метки: динамических, логических, оценки, параметров, схем
...1,я образцэвэй задержки 2, пороговэгэ элемента 3, согласуюшегэ каскада 4,схемы сравнения 5 и схемы регистрации 6.Устрэйствэ рабэтает сладуюшим образом.С генератора испытательных сигналэв 1сфэрмирэванный сигнал поступает одновременно на испытываемую схему 7 и на формирэватель образцэвэй задержки 2, представляюший собой электронную линию задержки, регулируемую эт программатэра, Сигналс испытываемэй схемы поступает на пэрэгэвый элемент 3, представляюший собой триггер Шмидта с управляемым урэвнем напряжения срабатывания,Сэгласукший каскад 4 развязывает постоянной сэставляюшей напряжений пэрэгэвэгэ элемента и широкопэлэсны передачи, через который сигнал посту на первый вход схемы сравнения 5. Н ходе схемы сравнения скгнал для инд...
Полупроводниковая линия задержки
Номер патента: 478430
Опубликовано: 25.07.1975
Авторы: Ильчинский, Минин, Скоробогатов
МПК: H03K 5/153
Метки: задержки, линия, полупроводниковая
...линия задержкисодержит тт, последовательно соединенныхсдвоенных сложных инверторов, каждый 10 из которых содержит входной транзисторТ 1, включенный по схеме с обшей базой,коллектор которого соединен с базойтранзистора Т 2, образуюшего парафазныйкаскад. Выходной эмиттерный повторитель 1 а собран на составном транзисторе ТЗ сключевым транзистором Т 4 в качествеэмиттерной нагрузки, Резисторы К 1 содной стороны подключены к эмиттерамтранзисторов Т 2 и к базам транзисторов Т 4, а с другой - подключены черезобщий резистор К 2 к обшей шине питаия. Начальная минимальная задержкодного сигнала по отношению ж впределяетсч временем прохожденич ( счд . логики каждый из которых содержитвходной транзистор, включенный по схеме с обшей базой,...
Запоминающий элемент
Номер патента: 283307
Опубликовано: 01.01.1970
Авторы: Гусаков, Ильчинский, Орлов
МПК: G11C 11/40
Метки: запоминающий, элемент
...элемента является низкое быстродействие и высокие гребования к разбросу параметров транзисторов.С целью повышения быстродействия и сникения требований к разбросу параметров транзисторов, в предложенном запоминающем элементе дополнительно установлен транзистор, исток которого подключен к одному выходу триггера и к стоку транзистора записи, затвор - ко второму выходу триггера, а сток - к шине считывания.На чертеже представлена схема запоминающего элемента, который состоит из триггера, выполненного на транзисторах 1 - 4, транзистора записи б и дополнительного транзистора б, исток которого подключен к выходу 7 триггера и стоку транзистора 5, затвор - к выходу 8 триггера, а сток - к шине считывания 9.Элемент работает следующим...