Устройство для решения логических задач

(45) Дата опубликования описания 14.02.77(51) М. Кл,"- 606 Р 15/ оударстеенныи комитетавета Министров СССРпо делам изобретенийи открытий 53) УДК 681.325,(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ЛОГИЧЕСКИХ ЗАДАЧля решения логических ач в системах управления Извест о устроиство для реализаци сложных ф устройств формирова гоянной п ции алге бры логики 11). Зтолок постоянной памятячейки блока посетствующей заданной еременных, логичесвывода считанной иннной в виде требуедных переменных. содержи ль дресасоот яти,входи мбинаци 1 х п элементы и блок предс ормации ой комб упп ции вых ставляется возможным, так к управления процессами даже ности требует решения неско ций, каждая из которых зави до 15 переменных, причем о к алгори озволяет последоваачения логических среднеи сложльких сот функсит от одного бщее число тельно вычислять функций, каждая и входных переменнь которых зависит отПри этом устройство Изобретение относится к вычислителной технике и может быть использован В рассматриваемом устройстве модуль постоянной памяти емкостью 256 слов позволяет реализовать любую функцию от восьми переменных. Использовать такое устройство в системах управления технологическими процессами практически не пред входных переменных также достигает несколько сотен,Реализуя такую систему функшп 1 с помощью данного устройства, не:бходпмоз иметь несколько сот модулей постояннойпамяти, каждый из которых содержит до32 тысяч одноразрядных слов.Из известных устройств наиболее близким по технической сущности к изобретению10 является устройство 1 2, содержащееблок управления, выход которого соединенс управляющими входами коммутатсра грвходных переменных, блока постояннойпамяти, распределителя выходных перемен 15 ных и блока памяти промежуточных результатов вычислений, элементы И, ИЛИ и дешифратор; первый вход коммутатора группвходных переменных и первый выход распределителя выходных переменных соеди 20 нены соответственно со входом и выходомустройства,Это устройство и1160 533вычисляет значения функции с пятью переменными ( а а ), одна из которых - результат предыдущей операции.Применение групповой обработки информации в устройстве позволяет сократить программу вычисления по сравнению с индивидуальной (по=-битовой) обработкой двух позиционных сигналов, однако этот выигрыш существенно зависит от вида вичисляемых логических функций, что является недостат ком указанного устройства,Так, например, вычисление функции осуществляется за одну команду,в то времякаК для вычисления функции= 00 Й 1 О+ОО+Оа требуется четыре команды,Целью изобретения является сокращениеоборудования устройства.Поставленная цель достигается тем, чтов устройстве выход коммутатора групп входных переменных через дешифратор подключен к первыьл входам элементов И, вторыевходы которых соединены с выходом блокапостоянной памяти, выходы элементов Ичерез элемент ИЛИ подключены ко входураспределителя выходных переменных, .второй выход которого через блок памяти промежуточнъх результатов вычислений соединен со вторым входом коммутатора группвходных переменных.Зто позволяет вычислять любую логическую функцию от выбранной группы переменных за одну команду, в связи с чем эконсьмится объем памяти программ,В блоке постоянной памяти устройствазаписываются не команды программы, вычисления, а заранее вычисленные значениялогической функции при всех возможныхнаборах входных переменных, составляющихгр, ЙпубИзвестно, что любая логическая функцияот П переменных определяется своимизначениями на каждом из 2 наборов входПных переменных, Поэтому для вычисленияодной сколь угодно сложной функции, например, 4-х переменных достаточно записатьв 16-ти разрядном слове памяти 16 значений выходной функции, каждое из которыхсоответствует одному набору входных переменных, и иметь возможность выбора одного из записанных значений в зависимостиот поданного входного набора.Таким образом, решение заданной системы булевых функций может быть сведеноЬк выполнению последовательности однотипных операций над группами из несколькихпеременных, причем каждая операция состоит из выбора слова памяти, в которомзаписаны значения вычисляемой функции от1 всех групп входных аргументов этой функции и выбора одного из разрядов этогослова в соответствии со значением входныхпеременных в группе.На чертеже представлена схема устройства.Оно содержит коммутатор 1 групп входных переменных, дешифратор 2, элементыИ 3 - Зп, блок 4 постоянной памяти,элемент ИЛИ 5, распределитель 6 выходных переменных, блок 7 памяти промежуточных результатов вычислений, блок 8 уп- равления, вход 9 и выход 10 устройства,Блок 8 управления формирует коды адресов 1 поступающие на входы коммутатораИ1 распределителя 6 и блоков 4 и 7, В со ответствии с указанным адресом на выходе коммутатора 1 формируется группа изи двоичных переменных, Указанная группакак 2" -разрядный двоичный код поступаетЭОна вход дешифратора 2, выход которогоподключен ко входам элементов И, на вто-рые входы элементов И подается код слова из блока 4, где хранится значение булевых функций, С помощью элементов И иИЛИ осуществляется выбор одного из двухЭЬразрядов кода слова памяти, Значение этогоразряда через распределитель 6 выходныхпеременных (двухпозиционных сигналов)подается либо на выход 10 устройства, либо в блок 7 памяти промежуточных резуль 49о итатов вычислений, представляющии собоинабор из триггеров,Выходы триггеров блока 7 подключеныко входу коммутатора 1 групп входныхпеременных таким образом, что промежу 4 Ьточные результаты могут быть использованынаравне с двухпозиционными сигналами, подаваемыми на вход 9 устройства,Например, для вычисления за одну команду ФУнкции Г , заданной либо выраже 59нием (2), либо таблицей, в одном 16-тиразрядном слове памяти записывается код,приведенный в столбце Г таблицы,531160 а, а формула изобретенияУстройство для решения логических задач, содержащее блок управления, выход которого соединен с управляющими входамн коммутатора групп входных переменных, блока постояннои Памяти, распределителя выходных переменных и блока памяти про межуточных результатов вычислений, элементы И, ИЛИ и дешифратор, первый вход коммутатора групп входных переменных и первый выход распределителя выходных переменных соединены соответственно со входом и выходом устройства о т л ич а ю щ е е с я тем, что, с целью сокращения оборудования, в нем выход коммутатора групп входных переменных через дешифратор подключен к первым входам элементов И, вторые входы которых соединены с выходом блока постоянной памяти, выходы элементов И через элемент ИЛИ подключены ко входу распределителя выход-, ных переменных, второй выход которого через блок памяти промежуточных результатов вычислений соединен со вторым входом коммутатора групп входных переменных.Источники информации, принятые во вниф мание при экспертизе: 1. Ьепюцег Хое 1 С, ТЬе иве а геа,Ыои 0 ц вСогац е тпоси,Геа Со регогт сотпрЕех 5ОДс итгсЫапа." РгосееЫптц я 1 ЕЕЕ ЭпСегпаЬ:опаГ Сотпр избег аргон.р Солегепее.М/йВЬст 11 ат. В, С. 1970, р. 307-313. 2, Авт, св. СССР189629 М.кл.Ь 06 У 15/00, 29.09.65, 531160Составитель А, ЖереновРедактор Н. Вирко Техред О. Луговая Корректор Н. БугаковаЗаказ 5370/150 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5 филиал ППП "Патент", г, Ужгород, ул. Проектная, 4