Арифметическое устройство

ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ Сефэ СоаетсимаСециалистичеспиаресиубеа(51) М, Кл 006 Г 7/3 ис присоединением аа(23) ПриоритетГеатдарствеинмй веиетет йеата Меветрев ИСР ае делан атебретвеИ а еткревтуИ(088.8 (46) Дата опубликования описания 28.10.77. И. Манто,оловей н Г, Я. Шучинская 1) Заявите 4) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО стройства являетсяоперации вычитани Изобретение относится к вычислительной технике и может найти применение в арифметических устройствах (АУ) ЦВМ последо вательного действия, имеющих систему команд, близкую к универсальной, н реализующих операцию вычитания модулей,Известны АУ, в состав которых входит сумматор АУ, регистр операнда, дешифратор кодов операций, выполняюшие арифметические и логические операции над числами, после а довательно поступаюшими на сумматор АУпредставленными в дополнительном коде 1, 2. Однако АУ этих ЦВМ не реализует операции вычитания модулей, которые вынос. ниотся в этих машинах программным спо 3 собом.Ближайшим техническим решением к изобретению является АУ т З, содержащее два сумматора, регистр операнда, дешифра тор кодов операции два элемента ИЛИ. Вы 29 ход первого сумматора соединен с первыми входами регистра операнда и второго сумма тора, выход которого соединен с первым вхс дом первого элемента ИЛИ. Второй вход этого элемента соединен с первыми входа Я ми второго элемента ИЛИ, первого суммамитора и с выходом дейифратора йодов операций вход которого соединен с первымвходом устройства. Второй вход устройствасоединен со вторым входом второго элемевта ИЛИ. Второй и третий входы первогосумматора соответственно с выходами первого и второго элементов ИЛИ. Недостатком этого удлительное выцолнениемодулей.Белью изобретения является повышение быстродействия АУ.Эта цель достигается тем, что в предложенное АУ введен узел анализа знаков, первый вход которого соединен со вторым входом АУ, второй вход - с выходом рэ гнстра операнда, третий вход - с выходом дешифратора кодов операций, а выход - с третьими входами элементов ИЛИ, со вто рым входом второго сумматора и четвер тым входом первого сумматора.На чертеже представлена функциональная схема АУт последовательного действия.571808 3Оно содержит регистр операнда 1, пер щй 2 а второй Э элементы ИЛИ, первый 4 и второй 5 сумматоры, дешифратор кодов операций 6 и увел анализа знаков 7.Входы регистра 1 соединены соответсг- б венно с выходами сумматоров 4 и 5, выход регистра 1 соединен со вторым входом узла анализа знаков и первым входом ме мента ИЛИ 2.Входы элемента ИЛИ 3 соединены со )О вторым входом 8 АУ, а также с выходом дешифратора 6 и с выходом узла анализа знаков 7, Выход элемента ИЛИ 3 подключен к третьему входу сумматора 4. На вхо ды элемента ИЛИ 2 подаются сигналы (кро- И ме выхода регистра 1) с выхода дешифратора 6 и узла анализа знаков 7, Выход элемента ИЛИ 2 соединен со вторым вхо дом сумматора 4, На первый и четвертый входы сумматора 4 подаются соответственно сигналы с выходов дешифраторв 6 и узла анализа знаков 7. Выход сумматора 4 сое динан с первым входом сумматора 5. На второй вход сумматора 5 подключен выход узла анализа знаков 7. Вход дешифратора 6 соединен с первым входом 9 АУ. Входы узла анализа знаков 7 соединены с входом 8 АУ, выходами регистра 1 и дешифрвтора 6.Узел анализа знаков 7 анализирует знаки исходных чисел, участвующих в операции.Работа узла 7 иллюстрируется таблицей.ро ств ода ус выработ Ь. - число из регистра 1. 35На вход узла 7 поступают последовательно первое а и второе Ь число. Под воздействием кода операции вычитания модулей(код ВМ) в узле 7 анализируются знакиисходных чисел. При положительных числах овырабатываются сигналы ., ЭИ зал а = Ои ВМ ьдпЬО., Йри отрицательных числах - сигналы ВМ йрпа = фииМ з 1 ул Ь = Я.В зависимости от выработанных узлом 7 сипалов элементы ИЛИ 2 и 3 пропускают на 45вход сумматора 4исходный код первого числа а, есливыработан сигнал ВМ 8)п а =О,инвертированный код первого числа аесли выработан сигнал ВМ зф а=О, 50исходный код второго числа Ь , еслиан сигнал ВИ Мдп Ь.О,инвертированный код второго числа Ьесли выработан сигнал ВМ в(п Ь О,Поскольку АУ работает в дополнительном Ыкоде то для выполнения операции вычитаниячисла должны быть преобразованы в код,дополнительный к исходнсму. Для атого кпроинвертироввнному коду в момент сложения младших разрядов дотокна быт прибвьлена +1, Псумматореви Иуп Ь:ОсумматореВИ в)Дпа=О рибавление +1. производится в4 под воздействием сигнала(т. е. прн Ь0), или (и)5 под воздейсивием сигналат. е.,:при О)О) Операция вычитания модулей выполняется эа два рабочих цикла. В первом цикле вЫчислений анализируются знаки исходных чисел. Во втором цикле вычислений в за висимости от сочетания знаков выполняется собственно операция сложения или вычитания, результат которой и представляет собой разность модулей исходных чисел.Ускорение выполнения операции вычитания модулей достигается за счет того, что вмеото нахождения модулей исходных чисел и йод: ледующего вычитания модуля вычитаемого иэ модуля уменьшвемого, на что затрачивается пять рабочих циклов, производится анализ знаков исходных чисел, и в зависимости от их значений выполняется операция сложении или вычитания над исходными чи. лами,Таким образом, техники-экономический аффект изобретения состоит в ускорении времени выполнении операции вычитания модулей в 2,5 рвзв, что существенно снижает671808 Составитель А. Уткинр Л, Утехина Техред О. Луговая Коррект Патрушева Тираж 818 дарственного к по делам изоб з Москва, ЖПодписноовета Миноткрытийкая наб., д аз 3034/34 ЫНИИПИ Г в СССР ений 03 иал ППП Патент, г. Ужгород, ул. обцее мтраты машинного времени на решэ иие вадачи,формула изобретения Арифметическое, устройство, содержащее два сумматора, регистр операнда, дешифратор 5 кодов операций, два элемента ИЛИ, причем выход первого сумматора соединен с первыми входами регистра операнда н второго сумматора, выход которого соединен со втоI- срым входом регистра операнда, выход котся 1 О рого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с первыми входами второго элемента ИЛИ, первого сумматора и с выходом дэшиф ратора кодов операций, вход которого соединен 15 с первым входом устройства, второй вход уст роВ:тва соединен со вторым входом второго элемента ИЛИ, второй и третий входь йервого сумматора соединены соответственно с выходами первого и второго элементов ИЛИ, 20 о т л н ч а ю щ е е с и тем, что, с цельюповышении быстродействия устройства, внего введен узел аналим знаков, первыйвход которого соединен со вторым входомустройства, второй вход - с выходом регистра операнда, третий вход - с вилкомдешифратора кодов операций, а выход арпаанализа знакоВ соединен с третьими входами элементов ИЛИ, со вторым входом второго сумматора и четвертым входом первого сумматора, .Источники информации, принятые во внимание при экспертизе;1. Карцев И. А. Арифметика цифровыхмашин. фНаука", 1969, с. 294 312.