Арифметическое устройство

Союз Советских Социалистических Реслублик(51) М.Кл 617 Зая рисое арствениык комитетсссрелам изворетеиийи открытий(45) Дата опубликования описания 30.08.79 72) Авторыюобретения71) Заявитель А, Шагинян Х. Григорян, Р, С, Алумя(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Изобретение относится к цифровой вычислительной технике и может быть использовано для алгебраического сложения, умножения и деления двух чисел, представленных в прямом коде.Известны арифметичеакие устройства 1, 2 построенные на счетных регистрах и позволяющие производить те или иные арифметические операции. Первое из нпх построено на базе четырех счетных регистров и реализует операции умножения и деления. Второе имеет три счетных регистра и одну схему поразрядного сравнения и реализует операции сложения и вычитания.Недостатком указанных устройств являются их ограниченные функциональнье возможности,Указанные недостатки устранены в арифметичеоком устройстве 31, содержа щем генератор импульсов со схемой запрета на выходе, два управляемых делителя частоты, входы которых подключены к выходу схемы запрета, счетчик результата, соединенный с выходом первого управляе мото делителя частоты, счетчик-регистр, соединенный через схему И с управляющим входом схемы запрета, при этом выход второго управляемого делителя частоты подключен к входу счетчика-регистра.3 2Данное устройство по сравнению с упомянутыми обладает большими функциональнымими возможностями (реализует ч етыре арифметические операции: умножение, деление, сложение и вычитание), однако в нем используется относительно большой объем оборудования и, кроме того, для обеспечения вычислений требуется предварительное преобразование кодов операндов в обратные коды.Цель изобретения - уменьшение объема используемого при вычислениях оборудованияия.Поставленная цель достигается тем, что в арифметическое устройство, содержащее генератор импульсов, элементы И, суммирующий счетчик результата, вычитаюшие счетчики первого и второго операндов, дешифратор нуля первого операнда, причем выход генератора импульсов подключен к первому входу первого элемента И, выход счетчика первого операнда соединен с входом дешифратора нуля первого операнда, дополнительно введены элементы ИЛИ, НЕ, элемент неравнозначности, триггеры знаков операндов и результата, дешифратор нуля второго операнда. При этом выход генератора импульсов соединен с первыми входами второго и третьего элементов И, к вторым входам которых соответственно подключены шины деления и умножения, а к второму входу первого элемента И подключена шина алгебраического сложения. Третий вход первого элемента И соединен с выходом первого элемента ИЛИ, а выход - с первыми входами четвертого, пятого, шестого и седьмого элементов И. Вь;- ход счетчика второго операнда подключен к входу дешифратора нуля второго операнда, первый вход восьмого элемента И соединен с выходом дешифратора нуля первого операнда, выход восьмого элемента И - с входом счетчика первого операнда, выход дешифратора нуля первого операнда - с первым входом первого элемента ИЛИ, с третьим входом третьего элемента И, с входом первого элемента НЕ, с первым входом девятого элемента И. Выход дешифратора нуля второго операнда связан с первым входом десятого элемента И, с входом второго элемента НЕ, с вторым входом первого элемента ИЛИ, с третьим входом второго элемента И и с четвертым входом третьего элемечта И. Выход триггера знака перьвого операнда соединен с первым входом элемента неравнозначности и с вторым входом девятого элемента И, выход триггера знака второго операнда - с вторым входом элемента неравнозначности и с вторым входом десятого элемента И, выход элемента неравнозначности - с входом третьего элемента НЕ, с вторым входом шестого элемента И и с вторым входом четвертого элемента И, выход которого подключен к первому входу второго элемента ИЛИ. Выход первого элемента НЕ соединен с первым входом одиннадцатого элемента И, с первым входом третьего элемента ИЛИ, с третьим входом десятого элемента И, с перовым входом двенадцатого элемента И и с третьим входом шестого элемента И, подключенного своим выходом к первому входу четвертого элемента ИЛИ. Выход второго элемента НЕ соединен с третьим входом девятого элемента И и с вторым входом третьего элемента ИЛИ, подключенного выходом к второму входу пятого элемента И. Выход третьего элемента НЕ подключен к третьим входам пятого и седьмого элементов И, а также к первым входам тринадцатого и четырнадцатого элементов И. Выход второго элемента И соединен с первым входом пятого элемента ИЛИ и с вторым входом четвертого элемента ИЛИ, третий и четвертый входы которого подключены .к выходам седьмого и двенадцатого элементов И соответственно. Выход первого элемента И соединен с вторым входом пятого элемента ИЛИ, подключенного своим выходом к второму входу восьмого элемента И, выход третьего элемента И - с третьим входом пятого элемента ИЛИ и с вторым входом второго элемента ИЛИ, третий и четвертый входы которого подключены к выходам пятого и одиннадцато 5 0 15 20 25 Зо 35 40 45 50 55 60 65 го элементов И соответственно, и выход - к входу счетчика результата. Выходы девятого, десятого, тринадцатого .и четырнадцатого элементов И соединены с входами шестого элемента ИЛИ, выход которого подключен к,входу триггера знака результата. Выход четвертого элемента ИЛИ соединен с входом счетчика второго операнда, шина алгебраического сложения - с чет,вертыми входами девятого и десятого эле;ментов И, шина умножения - с вторыми входами двенадцатого и четырнадцатого элементов И, а шина деления - с вторыми входами одиннадцатого и тринадцатого элементов И. На чертеже представлена структурная схема арифметического устройства.Устройство содержит в своем составе генератор 1,импульсов, вычитающий счетчик 2 первого операнда, триггер 3 знака первого операнда, вычитающий счетчик 4 второго операнда, триггер б знака второго операнда, суммирующий счетчик б результата и триггер 7 знака результата. В состав устройства входят также дешифраторы 8 и 9 нуля первого и второго операндов соответственно, элемент 10 неравнозначности, элементы И 11, 12 и 13, предназначенные для блокироаки генератора 1 импульсов по окончании операции соответственно при алгебраическом сложении, делении и умножении, элементы И 14 и 15, обеспечивающие при алгебраическом сложении поступление импульсов счета на вход счетчика б соответственно при совпадении и несовпадении знаков операндов, элемент ИЛИ 1 б, через ,который проходят импульсы счета на вход счетчика 2, элемент И 17, обеспечивающий формирование модуля частного при делении, элемент ИЛИ 18, через который импульсы счета поступают на вход счетчика 6, элемент И 19, с помощью которого вычитается единица информации из модуля сомножителя, помещенного в счетчик 4 при умножении, элементы И 20 и 21, обеспечивающие при алгебраическом сложении поступление импульсов счета на вход счетчика 4 соответственно при совпадении и несовпадении знаков слагаемых, элемент ИЛИ 22, через который импульсы счета поступают на счетный вход счетчика 4, элементы ИЛИ 23 и 24, управляющие счетом при алтебраичеаком сложении, элемейты И 25 - 28 предназначенные для формирования знака результата, элемент ИЛИ 29, транслирующий знак результата в триггер 7, элементы НЕ 30, 31 и 32, элемент И 33, блокирующий счетный вход счетчика 2. К входам устройства, подключены шина 34 алгебраического сложения, шина 3 б деления и шина 3 б умножения.Рассмотрим работу устройства при выполнении алгебраического сложения, умножения и деления.Реализация операции алгебраического сложения,Сначала рассмотрим случай, когда знаки слагаемых не совпадают. При этом необходимо принять во внимание, что при алгебраическом сложении двух чисел с разными знаками модуль суммы равен разности модулей слагаемых, а знак суммы совпадает со знаком слагаемого с большим модулем. Данное положение реализуется в описываемом арифметическом устройстве следу 1 ошим образом.Пусть в счетчики 2 и 4 записаны в прямом коде слагаемые с несовпадающими знаками, а счетчик 6 приведен в нулевое состояние. Тогда на выходах дешифраторов 8 и 9 образуется разрешающий уровень напряжения, а на выходе элемента 10 неравнозначности - запрещающий уровень. Разрешающий уровень с выхода дешифратора 8 подается на элементы И ЗЗ и 25, а также на элемент ИЛИ 23 и на вход элемента НЕ 30. Разрешающий уровень с выхода дешифратора 9 подается на элементы И 21 и 2 б, а также на элемент ИЛИ 23 и на вход элемента НЕ 31, Зацрешаюший уровень с выхода элемента 10 неравнозначности подается на элементы И 14 и 20, а также на вход элемента НЕ 32. При этом на выходе элемента ИЛИ 24 (благодаря элементам НЕ 30 и 31) образуется запрещающий уровень, который подается на вход элемента И 15, на другой вход которого с выхода элемента НЕ 32 попадает разрешающий уровень. С выхода элемента НЕ 32 разрешающий уровень поступает также на вход элемента И 21. Запрещающий уровень с выхода элемента НЕ 30 подается также на элементы И 20 и 2 б, а запрещающий уровень с выхода элемента НЕ 31 - также на элемент И 25. На входы элементов И 25 и 2 б поданы уровни напряжений с единичных выходов триггеров 3 и 5 соответственно.Разрешающий уровень, снимаемый с выхода элемента ИЛИ 23, подается на вход элемента И 11, который при возбуждении шины 34 алгебраического сложения отпирается, обеспечивая, поступление импульсов счета на входы элементов И 14 и ,15, запертых уровнями напряжений, снимаемых с выходов элемента 10 неравнозначности и элемента ИЛИ 24 соответственно. Импульсы счета поступают также на запертый элемент И 20 и на открытый элемент И 21 и, кроме того, через элемечт ИЛИ 1 б на открытый элемент И ЗЗ. С выхода открытого элемента И 33 импульсы счета поступают на счетный вход счетчика 2, а с выхода открытого элемента И 21 через элемент ИЛИ 22 - на счетный вход счетчика 4. Тем самым обеспечивается синхронное вычитание единиц с модулей обоих слагаемых.Как только счетчик одного из слагаемых обнулится (в этот момент в счетчике дру 5 10 15 20 25 Зо 35 40 45 50 55 60 65 гого слагаемого будет сформирована разность модулей слагаемых), счетный вход его запрещающим уровнем, снимаемым с выхода соответствующего дешифратора нуля, блокируется, на выходе одного из элементов НЕ 30 и 31 образуется разрешающий уровень, который через элемент ИЛИ 24 транслируется на вход элемента И 15. Последний отпирается, и импульсы счета через элемент ИЛИ 18 начинают поступать на счетный вход счетчика б до тех пор, пока не обнулится счетчик также и другого слагаемого. Тогда на обоих входах элемента ИЛИ 23 уровни напряжений становятся запрещающими, на его выходе также устанавливается запрещающий уровень напряжения, Вследствие чего элемент И 11 останавливает счет, В счетчике б получена разность модулей слагаемых.Знак алгебраической суммы формируется следующим образом.Пусть при счете первым обнуляется счегчик 2, тогда на выходе дешифратора 8 уровень напряжения становится запрещающим, а па выходе элемента НЕ 30 разрешающим. Этот уровень подается на вход элемента И 2 б, на одном из входов которого уке имеется разрешающий уровень с вы. хода дешпфратора 9 (так как счетчик 4 пока не обнулен). На вход элемента И 2 б подведена возбужденная в рассматриваемый момент шина 34 алгебраического сложения, а также единичный выход триггера 5. Если триггер 5 находится в нулевом состоянии (слагаемое с большим модулем положительное) элемент И 2 б не срабатывает и триггер 7 не изменяет своего исходного (нулевого) состояния, чем обеспечивается соответствие знака алгебраической суммы знаку слагаемого с большим модулем. Если же триггер 5 установлен в единичное состояние (слагаемое с большим модулем отрицательное), элемент И 2 б через элемент ИЛИ 29 транслирует высокий уровень с единичного выхода этого триггера на вход триггера 7, который благодаря этому тоже перебрасывается в единичное состояние, и знак алгебраической суммы получается отрицательным. При последующем же обнулении счетчика 4 знак обнулившегося ранее слагаемого (т. е, информация, записанная в триггере 3) уже не переписывается в триггер 7, так как элемент И 25 по обнулении счетчика 2 блокируется запрещающим уровнем напряжения, снимаемым с выхода дешифратора 8.В случае же более раннего обнуления счетчика 4 разрешаю 1 ций уровень напряжения, снимаемый с выхода элемента НЕ 31 через элементы И 25 и ИЛИ 29, переписывает информацию относительно знака слагаемого, записанного в триггер 7, чем опять- таки обеспечивается соответствие знака алгебраической суммы знаку слагаемого сбольшим модулем. Запрещающий уровеньс выхода дешифратора 9 (подаваемый наэлемент И 26), блокирует при этом поступление информации относительно знака слагаемого с меньшим модулем в триггер 7. 5Рассмотрим случай, когда знаки слагаемых совпадают. При этом следует отметить,что в случае алгебраического сложениядвух чисел с одинаковьгми знаками модульсуммы равняется сумме модулей слагае Омых, а знак совпадает со знаками слагаемых. Данное положение в устройстве реализуется посредством последовательногоперевода сначала модуля, записанногосчетчике 2, затем модуля, записанного в 5счетчике 4, в счетчик 6. Формирование знака суммы осуществляется при этом так же,как и,в случае несовпадения знаков слагаемых, Естественно, что в этом случае в силупоследовательности в обнулении счетчикоз 202 и 4, знак алгебраической суммы совпадает со знаком слагаемого, записанного втриггере 3 знака слагаемого, записанного втриггер 6.При записи чисел с совпадающими знаками соответственно в счетчики 2 и 4 уровни напряжений на выходах элементов устройства устанавливаются такими .же, каки при описанном случае несовпадения знаков слагаемых, за исключением уровней на- ЗОпряжений на выходе элемента 10 неравнозначности и, как следствие, на выходе элемента НЕ 32, которые меняются на противоположные. В силу этого на все времясчета элементы И 16 и 21 блокируются. 35Элемент И 14 отпирается, а элемент И 20подготавливается к отпиранию по обнуленип счетчика. Разрешающий уровень напряжения с выхода элемента ИЛИ 23 привозбуждении шины 34 алгебраического сложепия отпирает элемент И 11, и импульсысчета поступают через отпертый элементИ 14 и элемент ИЛИ 18 на счетный входсчетчика 6 и через элемент ИЛИ 16 насчетный вход счетчика 2. По обнулении 45счетчика 2 в счетчике 6 получается модульпервого слагаемого. При этом высокимуровнем напряжения, снимаемым с выходаэлемента НЕ 30, отпирается элемент И 20и,начинается сложение содержимого счетчика 4 (модуля второго слагаемого) с ужевведенным в счетчик 6 модулем первогослагаемого. Когда обнуляется и счетчик 4,на выходе элемента ИЛИ 23 устанавливается запрещающий уровень напряжения, 55который будучи, поданным на вход элемента И 11 останавливает счет,Итак, записав предварительно в счетчики 2 и 4 прямые коды слагаемых, прилюбой возможной комбинации модулей и бознаков последних имеется возможность,возбудив шину 34 алгебраического сложения, получить прямой код алгебраическойсуммы с соответствующим знаком.Реализация операции умножения. 65 Операция умножения в предлагаемом ".рпфметическом устройстве реализована- в соответствии с равенствомА . В=В+ВВ,А слагаемых,-ледуя которому модуль произведения можно получить, сложив модуль одного из сомножителей с самим собой столько раз, сколько содержится единиц в модуле другого сомножителя. При этом произведению приписывается положительный знак при совпадении знаков сомножителей и отрицательный - в противном случае.Отмеченные положения реализуются в описываемом арифметическом устройстве следующим образом.После записи в,прямом коде сомножителей соответсввенно в счетчике 2 и 4 на вь 1- ходах двшифраторов 8,и 9 устанавливается разрешающий уровень напряжения(если только модули сомно;кителей не равны нулю). Разрешающий уровень напряжения с выхода дешифратора подается на вход элементов И,13, 33, а также на вход э.чемента НЕ 30, с выхода которого запрещающий уровень напряжения проходит на вход элемента И 13. Разрешающий уровень напряжения с выхода дешифратора 9 поступает на другой вход элемента И 13. При возбуждении шины 36 умножения импульсы счета с выхода генератора 1 через отпертый элемент И 13 подаются на входы элементов ИЛИ 16 и 18. С выхода элемента ИЛИ 16 через отпертый элемент И 33 импульсы счета посту 1 пают на счетный вход вычитающего счетчика 2, а с выхода элемента ИЛИ 18 импульсы счета попадают на счетный вход суммирующего счетчика 6. Тем самым обеспечивается перевод модуля сомножителя, записанного в счетчик 2, в счетчик 6, Как только счетчик 2 обнуляется, в нем до поступления очередного импульса счета восстанавливается прямой код, соответствующий величине модуля, записанного в счетчик 2. Процесс обнуления счетчика 2 с последующим восстановлением в нем кода модуля соответствующего сомножителя вызывает появление на выходе элемента НЕ ЗО положительного импульса напряжения, который через отпертый элемент И 19 (шина 36 умножения возбуждена) и через элемент ИЛИ 22 поступает на счетный вход вычитающего счетчика 4 и уменьшает содержимое последнего на единицу. Таким образом, после каждого обнуления - восстановления счетчика 2 содержимое счетчика 6 увеличивается на величину, равную величине модуля сомножителя, записанного в счетчик 2, а содержимое счетчика 4 уменьшается на единицу. Счег продолжается до тех пор, пока не обнулится счетчик 4, Как только счетчик 4 обнуляется, на выходе дешифратора 9 образуется682894запрещающий уровень запряжения, который будучи поданным на вход элемента И 13 перекрывает поступление, импульсов счета в устройство. В счетчике б,получается модуль произведения чисел, записанных 5 в счетчике 2 и 4.Если какой-либо из сомножителей равен нулю, на выходе соответствующего из дешифраторов (8 или 9) образуется запрещающий уровень напряжения, который бу дучи поданным на вход элемента И 13 перекрывает поступление импульсов счета в устройство, счетчик б остается в исходном (нулевом) состоянии, чем и обеспечивается равенство нулю модуля произведения. 15Знак произведения формируется посредством элемента 10 неравнозначности, элемента НЕ 32, элемента И 27 и элемента ИЛИ 29. При совпадении знаков у сомножителей на выходе элемента НЕ 32 полу чается запрещающий уровень, вследствие чего на выходе элемента И 27 также наблюдается запрещающий уровень и триггер 7 свое исходное, нулевое состояние не меняет, тем самым произведению приписыва ется положительный знак. При несовпадении знаков у сомножителей на выходе элемента НЕ 32 получается разрешающий уровень напряжения, который через отпертый элемент И 27 (шина 36 умножения, 30 подключенная к второму входу элемента И 27, возбуждена) и через элемент ИЛИ 29 поступает на вход триггера 7 и перебрасывает его в единичное состояние, тем самым произведению приписывается отрицатель ный знак.Итак, записав предварительно в счетчики 2 и 3 соответственно прямые коды сомножителей с любыми знаками, имеется возможность, возбудив, шину 36 умножения и 40 восстанавливая в процессе счета в счетчике 2 (по мере его обнуления) код, соответствующий модулю сомножителя, записанного в этот счетчик, получить прямой код произведения с соответствующим знаком. 45Реализация операции деления.В предлагаемом арифметическом устройстве операция деления реализуется в соответствии со следующим очевидным положением: 50А:В=У,то можно утверждать, что выражение55А - В - В -- ВУ вычитанийравно нулю с избытком. При этом, если А кратно В, имеет место строгое равенство. 60Из сказанного следует, что модуль частного двух чисел с соответствующей точностью можно получить, определив сколько раз модуль делителя можно вычесть из модуля делимого. При этом частному припи 10сывается (как и при умножении, положительный знак при совпадении знаков операндов и отрицательный в противном случае).Отмеченное в описываемом арифметическом устройстве реализуется следующим образом.Делимое,в прямом коде записывается в счетчики 4, делитель - в счетчики 2, счетчик,б приводится в исходное (нулевое) состояние. При этом резрвшающий уровень напряжения с выхода дешифратора 8 подается на выходы элемента НЕ 30 и элемента И 33, отпирая последний, а разрешающий уровень напряжения с выхода дешифратора 9 (если только делимое не равно нулю) проходит на вход элемента И 12. Запрещающий уровень напряжения с;выхода элемента НЕ 30 поступает на вход элемента И 17, При возбуждении шины 35 деления импульсы счета с выхода генератора 1 через открытьш элемент И 12 подаются на входы элементов ИЛИ 16 и 22. С выхода элемента ИЛИ 16 через отпертый элемент И 33 импульсы счета поступают на счетный вход вычитающего счетчика 2, а с выхода элемента ИЛИ 22 - на счетный вход вычитающего счетчика 4. Тем самым обеспечивается синхронное вычитание единиц с модулей и делимого, и делителя. Как только счетчик 2 обнуляется, в нем до поступления очередного импульса счета восстанавливается прямой код, соответствующий величине модуля делителя.Процесс обнуления счетчика 2 с последующим восстановлением в нем прямого кода, соответствующего величине модуля делителя, сопровождается появлением на выходе элемента НЕ 30 положительного импульса напряжения, который через отпгртый элемент И 17 (шина деления возбуждена) и через элемент ИЛИ 18 поступает на счетный вход суммирующего счетчика 6 и увеличивает содержимое последнего (равное первоначально нулю) на единицу. Таким образом, после каждого обнуления-восстановленпя счетчика 2 содержимое счетчика 4 уменьшается на величину модуля делителя, а содержимое счетчика 6 увеличивается на единицу. Счет продолжается до тех пор, пока не обнулится счетчик 4. Как только счетчик 4 обнуляется, на выхо. де дешифратора 9 образуется запрещающий уровень напряжения, который будучи поданным на вход элемента И 12 перекрывает поступление импульсов счета в устройство. В счетчике б получается модуль частного.Если делимое, записываемое в счетчике 4 равно нулю, то на выходе дешифратора 9 образуется запрещающий уровень напряжения, который будучи поданным на вход элемента И 12 перекрывает поступление импульсов счета в устройство, тем временем счетчик б остается в исходном (нуле 68289450 65 вом) состоянии, чем и обеопечивается равенство нулю модуля частного.Знак частного при делении формируется аналогично тому, как это делается при умножении, только вместо элемента И 27 при этом принимает участие элемент И 28.Таким образом, записав делимое и делитель с любыми:знаками в прямом коде соответственно в счетчике 2 и возбудив шину ЗБ деления, имеется возможность, восстанавливая в.процессе счета в счетчике 2 (по мере его обнуления) код, соответствующий модулю делителяполучить прямой (приближенный) код частного с соответствующим,знаком.Точность вычислений при выполнении операции деления может быть увеличена. Для этого необходимо помещать модуль делимого,в счетчик 4 не,с первого разряда счетчика, а с некоторого г-го разряда, Тогда последние г - 1 разрядов модуля частного, получаемого в счетчике б, с соответствующей точностью представляют дробную часть частного.По сравнению с прототипом в рассмотренном арифметическом устройстве используется одним счетньгм,регистром меньше, благодаря чему обеапечивается выигрыш в оборудовании. Кроме того, в нем, в отличие от прототипа, как операнды, так и результат операции участвуют только в прямом коде, что избавляет от необходимости преобразования кодов операндов.Преимущество описанного устройства по сравнению с традиционным арифметическим устройством, построенным на трех регистрах (один из которых накапливающий), заключается в существенном уменьпгении используемого на один разряд вычислений оборудования. Это достигается за счет исключения цепей сдвигов и уменьшения объемов оборудования в цепях переносов. Кроме того оно, в отличие от традиционного арифметического устройства, не требует предварительного преобразования кодов операндов. Формула изобретения Арифметическое устройство, содержащее генератор импульсов, элементы И, счетчик результата, счетчик первого и,второго операндов, дешифратор;нуля первого операнда, причем выход генератора импульсов подключен к первому входу первого элемента И, выход счетчика первого операнда соединен с входом дешифратора нуля первого операнда, отличающееся тем, что, с целью уменьшения объема используемого оборудования, устройство дополнительно содержит элементы ИЛИ, НЕ, элемент,неравнозначности, триггеры знаков операндов и результата, дешифратор нуля второго операнда, причем выход генератора импульсов соединен с первыми вхо 5 10 15 20 25 Зо 35 40 45 50 55 дами второго и третьего элементов И, к вторым входам которых подключены соответственно шины деления и умножения, к вто,рому входу первого элемента И подключена шина алгебраического сложения, третий вход первого элемента И соединен с выходом первого элемента ИЛИ, а выход - с первыми входами четвертого, 1 пятогошесто и седьмого элементов И, выход счетчика второго операнда соединен с входом дешифратора нуля второго операнда, первый вход восьмого элемента И соединен с выходом дешифратора нуля первого операнда, выход восьмого элемента И соединен с входом счетчика первого операнда, выход дешифратора нуля, первого операнда соединен с первьгм входом первого элемента ИЛИ, с третьим входом третьего элемента И, с входом первого элемента НЕ и с первым входом девятого элемента И, выход дешифратора нуля второго операнда соединен с первым входом десятого элемента И, с входом второго элемента НЕ, с вторым входом первого элемента ИЛИ, с третьим входом второго элемента И и с четвертым входом третьего элемента И, выход триггера знака первого операнда соединен с первььм входом элемента,неравнозначности и с вторым входом четвертого элемента И, выход триггера знака второго операнда соединен с вторым входом элемента неравнозначности и с вторым входом десятого элемента И, выход элемента неравнознач,ности соединен с входом третьего элемента НЕ, с вторьгм входом шестого элемента И и с вторым входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИвыход первого элемента НЕ соединен с первым входом одиннадцатого элемента И, с первым входом третьего элемента ИЛИ, с третьим входом десятого элемента И, с,первым входом двенадцатого элемента И и с третьим входом шестого элемента И, подключенного своим выходом к первому, входу четвертого элемента ИЛИ, выход второго элемента НЕ соединен с третьим ,входом девятого элемента И и с вторым входам третьего элемента ИЛИ, подключенного выходом к второму входу пятого элемента И, выход третьего элемента НЕ подключен к третьим входам пятого и седьмого элементов И, а также к первым входам тринадцатого и четырнадцатого элементов И, выход второго элемента И соединен,с первым входом пятого элемента ИЛИ и с вторым входом четвертого элемента ИЛИ, третий и четвертый входы которого подключены к выходам седьмого и двенадцатого элементов И соответственно, выход первого элемента И соединен с вторым входом пятого элемента ИЛИ, выход которого подключен к второму входу восьмого элемента Ивыход третьего элемента И соединен с третьим входом пятого элемента ИЛИ,и с вторым входомвторого элемента ИЛИ, третий и четзертый входы которого подключены к выходам пятого и одиннадцатого элементов И соотвегственно, а выход - к входу счетчика результата, выходы девятого, десятого, три надцатого и четырнадцатого элементов И соединены с входами шестого элемента ИЛИ, выход которого подключен к входу триггера знака результата, выход четвертого элемента ИЛИ соединен с входом счет- О чика второго операнда, шина алгебраического сложения соединена с четвертыми входами девятого и десятого элементов И, шина умножения соединена с вторыми зходами двенадцатого и четырнадцатого элементов И, шина деления соединена с вторыми входами одиннадцатого и тринадцатого элементов И.Источники информации, принятые вовнимание при экспертизе:1. Авторское свидетельство СССР392495, кл. 6 06 Р 739, 1971.2. Авторское свидетельство СССР394785, кл. 6 06 Р 7/50, 1971,3. Авторское свидетельство СССР М 368599, кл. Й 06 Е 7/38, 1969 (прототип).