Арифметическое устройство

О ПИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(51)м, Кл,2 с присоединением заявки Мо 6 06 Р 7/38 Государственный комитет СССР по делам изобретений и открытий(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Изобретение отн сится к области цифровой вычислительной техники, может быть использовано для аппаратной реализации вычисления функций,В основном. изобретении (авт.св 9633016) описано арифметическое устройство, содержащее три сумматоравычитателя, пять регистров сдвига, блок анализа сходимости вычисления :и блок управЛения, ВыходЫ блока управления соединены с управляющими входами регистров сдвига. Первые выходы первого, второго и тре- тьего регистров сдвига соединены соответственно с первыми входами первого, второго и третьего сумматоров-вычитателей, выходы которых соединены с первыми входами соответствующих регистров сдвига, вторые выходы второго и третьего регистров сдвига соединены соответственно с первыми входами четвертого и пятого регистров сдвига, выход четвертого регистра сдвига соединен с вторыми входами первого и второго сумма25 торов-вычитателей, выход пятого реги- стра сдвига соединен с вторым входом третьего сумматора-вычитателя. Вход блока анализа сходимости вычйсления соединен с вторым выходом первого регистра сдвига, первый и второйвыходы - с 1 соответствующими входамиблока управления, а третий выход -с управляющими входами сумматороввычитателей (1).Блок анализа сходимости вычисле"ния содержит две цифровые схемысравненият выходы которых подключенысоответствейно к входам триггеров,вы-ходы которых подключены соответственно к первым входам элементов И,вторыевходй которых подключены к такто-.,вой шине, выходы элемейтов И подключены соответственно к первому и второму выходам блока анализа сходимости вычисления. Входы схем сравненияи первый вход третьего элемента Иявляются входами блока анализасходимости вычисления, второй входтретьего элемента И подключенктактовой шине, выход третьего элемента И соединен через третий триггер к третьему выходу блока анализа сходимости вычисления,Недостатком этого устройстваявляется его узкая специализация,так как оно предназначено толькодля.вычислениячастного.от деленияпроизведения двух аргументов натретий.Целью дополнительного изобретения является расширение функциональных возможностей путем вычисленияодновременно с частным от деленияпроизведения двух аргументов натретий, дополнительно частного отделения алгебраической суммы парныхпроизведений из трех аргументов натретий и частного от деления квадратапервого аргумента на третий,Поставленная цель достигается тем,что в арифметическое устройство поавт.св. 9633016 введены два сумматора-вычитателя и три регистра сдвига, управляющие входы которых соединены с соответствующими выходами бло"ка "управления, управляющие входы 15сумматоров-вычитателей соединены стретьим выходом блока анализа сходимости вычисления, выходы дополнительных шестого и седьмого регистров сдвйга соединены соответственно ;щс первыми входами четвертого и пятого сумматоров-вычитателей выходикоторых соединены со входами соответственно шестого и седьмого регистров сдвига, выход пятого регистрасдвига соединен со вторым входомчетвертого сумматора-вычитателя,второй выход седьмого регистра сдвига соединен с входом восьмого регистра сдвига, выход которого соединенсо вторым входом пятого сумматбра- ЗОвычитателя. Такое устройство за счет введенияновых узлов и связей позвопяет расширить Функциональные возможности. 35. На чертеже представлена структур.ная схема арифметйческого устройст "ваАрифметическое устройство содержит одноразрядные сумматоры-вычита Отели 1-5 комбинационного типа, регистры сдвига 6-13, блок 14 анализасходимости вычисления и блок 15 управления. Первые "выходы регистров сдвига 6-8 и 11-12 соедйнены с первымивходами соответственно сумматоров- . 545вычитателей 1-5, выходы которыхсобтветственно"соединены с первымивходами регистров сдвига 6-8 и 11-12.Второй выход первого регистра сдвига6 соединен с входом блока 14 ана Олиза сходимости, первый и второй выходы которбго соединены с входамиблока 15 управления, а третий выходсоединен с управляющими входамисумматоров-вычитателей 1-5. Вторые 55выходы второго и третьего регистровсдвига 7 и 8 соответственно соединены с первыми входами четвертого ипятого регистров сдвига 9 и 10, Выход регйстра сдвига 9 соединен с вторыми входами сумматоров-вычитателей1 и 2. Выход регистра сдвига 10 соединен"с вторыми входами сумматороввычитателей 3 и 4. Выходи блока 15 управления соответственно соединены, 65 с управляющими входами регистровсдвига 6-10, шестого и седьмогорегистров сдвига 11 и 12 и восьмого 1регистра сдвига 13, Первый вход последнего соединен с вторым выходомрегистра сдвига 12. Выход регистрасдвига 13 соединен с вторым входомсумматора-вычитателя 5.Входами устройства являются:входы регистра сдвига б для первогоаргумента Х, входы регистра сдвига8 для второго аргумента У, входырегистра сдвига 7 для третьего аргумента Е, Входами устройства являются выходы: выходы регистрасдвига 8 - для функции ХУ/Е, выходырегистра сдвига 11 - для функции(ХЕ + ХУ -УЕ)/Е, Выходы регистрасдвига 12 - для функции Х 2/Е,Первый выход регистров сдвига6-13 является выходом от младшегоразряда; второй выход - выходомот всех разрядов; первый входвходом старшего разряда, управляющийвход - входом сдвига.Второй вход сумматоров-вычитателей 1-5 является управляемым входом, по которому может выполнятьсясложение или вычитание, в зависи-.мости от сигнала, подаваемого науправляющий вход,Блок 14 анализа сходимости вычисления предназначен для определенияочередной цифры оператора с 1 и ееизменения, а также определенйямомента равенства нулй содержанияв регистре сдвига б, Блок 14 состоит, например, из схем сравнениякодов, триггеров и логическихэлементов.Блок 15 управления содержит, например, генератор тактовых импульсов,распределитель, счетчик и логические элементы. Блок 14 предназначендля синхронизации работы устройстваи вырабатывает серии тактовых импульсов для сдвига и продвижения содержаний регистров сдвига 6-13 на соответствующие входы сумматоров-вычитателей 1-5.В устройстве реализован итерационный процесс вычисления, основанныйна одновременном решении системыраэностных рекуррентных соотношений,например, для двоичной системы счисления с Фиксированной запятой;Х =Х. Х Х.-с 7 2 , Х -0.ОМ 1 11йО : з 1 р х; =1 " фРц "1 - .где 1- показатель порядковогономера итерациипоказатель веса итерации,и- число разрядов аргумента.Все рекуррентные соотношения вычисляются одновременно эа и+в тактов, где в - число дополнительныхзашитных разрядов для компенсацииусечения чисел при сдвиге,Вычисления указанных функцийв арифметическом устройстве осуществляется следующим образом.Первоначально в регистр сдвигаб и 11-12 заносится значение аргу"мента Х,в регистр сдвига 7 - значениеаугумента Е, в регистр сдвига 8. -значение аргумента У,Регистры сдвига9-10 и 13 устанавливаются в нулевыесостояния,Регистры сдвига 9-10 и 13 устаНавливаютсяв нулевые состояния.В начальной (нулевой) итерациитактовые импульсы с выхода блока 15управления поступают только в регистры сдвига 6 и 9, содержаниякоторых, равные Х и 2 соответственно,вычитаются в сумматоре-вычитателе 1.Результат начальной итерации записывается с выхода сумматора-вычитателя 1 в освобождающиеся при сдвигестаршие разряды регистра сдвига би продвигаются к его началу. В конце начальной итерации в регистресдвига б находится значение Х.В любой 1-й итерации со.всех выходов блока 15 управления выдаютсяпоследовательности (серии) тактовых импульсов для сдвига на 3-разрядов вправо от запятой содержанийрегистров сдвига 9, 10 и 13 и продвижения содержаний регистров сдвига 6-13 на соответствующие входЫсумматоров-вычитателей 1-5. На первый выход сумматора-вычитателя 1 подается значение Х на вторые входы сумматоров-вычитателе 3 1 и 2 подается значение Е 2-, на первый вход сумматора,вйчитателя 2 подается значение Е, На первый. вход сумматора-вычитателя 3 подается значение У, на вторые входы сумматоров-вычитателей 3 и 4 подается значение У.2на первый вход сумматора.-вычитателя 4 подается значение 0; . На первый вход сумматора-вычитателя 5 подается значение Ч , на второй вход - значение Ч 1 2 . На управляющие входы сумматороввычитателей 1-5 подается операторНа вход блока 14 подается значение Х;, На первый вход регистра сдвига 9 подается значение 2На первый вход регистра сдвига 10подается значение Х . На управляющие входы регистров. сдвига 6-13подаются тактовые импульсы. Передача значений в регистры сдвига9-10 производится только в концекаждой итерации, Результаты алгебраического суммирования в каждойитерации с выходов сумматоров-вы-читателей 1-5 записываются младшими разрядами вперед в освбождающиеся при сдвиге старшие разрядырегистров сдвига 6-8, 11-12 соответственно и продвигаются к началуэтих регистров сдвига. В концекаждой итерации (кроме начальной)в блоке 14 анализа сходимости формируется очередная (для следующейитерации) цифра оператора сг познаку содержания регистра сдвига б20 путем установки триггера в блоке14 в соответствующее состояние,Призначении сг.= +1 в сумматоре-вычитателе 1 выполняется вычитание,в Суммато 1рах-вычитателях 2-5 выполняется25 сложение,При.значении и; =. -1 режим работысумматоров-вычйтателей заменяетсяна обратный. В блоке 14 определяется момент изменения знака содер"Зо .жания регистра сдвига 6 (т.е, изменение значения оператора сг), и приего изменении на блок 15 уйравлениявыдается сигнал перехода к следующему весу итерации 1, увеличенномуна единицу (т,е к величине сдвигазначений в регистрах сдвига 9, 10.и 13) . Определение изменениязнака производится путем сравнениязначений сг и сг; . При неизменномзнаке сдвиг в,регйстрах сдвига 9,40 10 и 13 осуществляется на прежнеечисло разрядов, В блоке 14 анализасходимости проверяется также условие Х+1 = О, и при его выполнениив блок 15 управления выдается сиг 45 нал останова, так как процесс вычисления закончен, и тактовые импульсына следующей итерации не выдаются.При этом в регистре сдвига 7 содержится значение первого аргумента Х,о в регистре сдвига 8 содержится значение функции Ху/2,в регистре сдвига 11содержится значение функций (ХУ ++ ХЕ. - УЕ)/Е, в регистре сдвига 12содержится зйачение функции Х /Е.В таблице приведен пример вычисления указанных,функций в даннбм арифметическом устройстве для значенийаргументов: Х =. 0,5, У = 0,25,Е щ 0,125,,о О,5 1,2 вычислелительных рмула иэ тени 5 Маквидно иэ таблицы, время вычисления для этого случая определяется тремя итерациями и равно45 двоичныхтактов для 12-разряднойсетки устройства (с учетом трехдополнительных разрядов), Максимальное время вычисления одновременновсех укаэаннйх Функций в тактахравно т, и (и+в)+в. ", 20С умейьшенйем значения-"аргумен та Е время вычисления увеличивается. ОднаКо достоинством данногоарифметического устройства являет ся отсутствие ограничения на пре-. 2делы изменения аргументов. Благодаря асинхронному режиму работыустройства (прекращению процесса.вычисленияпри нулевом содержании в регистре сдвига 6) для боль 3шинства значений аргументов времявычйсления меньше максимального - : звачения.Моделирование работы устройствайоМаэаЛо,что для подавляющего большинства значений аргументов выигрышсоставляет не менее 5-8 итераций.Быстродействие данного устройствадаже для наихудшего случая значительно выше, чем у аналогичйых "известных технических решений с - сопоставимыми аппаратурнвми затра тами, так как время вычисления одновременно трех указанных функцийв бдйоМ итерационном пррцессе меньшевремени вычисления даже одной из .них традиционными последовательнымисредствами. Таким образом данноеустройство имеет выигрыш в быстродействии, что дает возможность повысить производительност ний в управляющих или выч комплексах. Арифметическое устройство по авт,св. 9633016, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет реализации Функции деления суммы пар ных произведений из трех аргументов на третий аргумент, оно содержит два сумматора- вычитателя и три ре-гистра сдвига, управляющие входы которых соединены с соответствующими выходами блока управления, управляющие входы сумматоров-вычитателей соединены с третьим выходом блока анализа сходимости вычисления, выходы дополнительных шестого и седьмого регистров сдвига соединены соответственно с первыми входами четвертого и пятого сумматоров-вычитателей, выходй которых соединены со входами соответственно шестого и седьмого регистров сдвига, выход пятого регистра сдвига соединен со вторым входом четвертого сумматоравычитателя, второй выход седьмого регистра сдвига соединен с входом восьмого регистра сдвига, выход которого соединен со вторым входом пятого сумматора-вычитателя. Источники информации,принятые во внимание при эксперти 1. Авторское свидетельство ССС 9633016, кл, С 06 Г 7/38, 1975728127 Составитель А Техред С.Мига ейхенберг Корректор Е.Пап актор Н.Белявска 139/4 сн лиал ППППатентг, Ужгород, ул. Проектная ЦНИИПИпо13035, М Тираж ударственн ам изобрете а, Ж, Р751 огонийаушс Помитета СССРоткрытийя наб., д, 4