Устройство для умножения в системе остаточных классов

Номер патента: 962942

Авторы: Белова, Евстигнеев, Новожилов, Сведе-Швец

ZIP архив

Текст

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскииСоциалистическихРеспублик н 11962942(22) Заявлено 16.12,80 (21) 3219203/18-24 51) М. Кп,з 6 06 Г 7/72 с присоединением заявки М 9 Государственный комитет СССР по делам изобретений н открытийДата опубликования описания 30.09.82 Р,С, Белова, В,Г. Евстигнеев, А .С. Новожилов- и В.Н. Сведе-Швец(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В СИСТОСТАТОЧНЫХ КЛАССОВ являет м Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующих цифровых вычислительных машин в непозиционной системе счисления.Известно табличное устройство для модульного умножения в системе остаточных классов, содержащее дешифраторы, вентили, ключи, матрицу умножения, группы элементов ИЛИ, ферритовые линейки, блок арифметическихтаблиц (11.Недостатком устройства является большой объем оборудования и невысокое быстродействие, связанное с при менением нелинейных элементов.Наиболее близким по технической сущности к предлагаемому является устройство для умножения, содержащее регистр множимого, регистр множителя, блок хранения констант, блок умножения по модулю р (где роснование системы остаточных классов), регистр памяти, сумматор по модулю р, причем входы регистра множимого являются входами первого операнда устройства, входы регистра множителя являются входами второго операнда устройства, выходы блока умножения по модулю р соединены соответственно с входами регистра па=мяти 2 .Недостатком устройства сяневысок ое быстродейств ие .Цель изобретения - повышениебыстродействия устройства,Поставленная цель достигается течто в устройство введены шесть группэлементов И, элемент задержки, тритриггера, три элемента И, второйблок хранения констант, регистр первого макрокоэффициента множимого,регистр второго макрокоэффициентамножимого, регистр первого ьакрокоэффициента множителя, регистр второго макрокоэффициента множителя,второй блок .умножения по модулю р,третий блок умножения по модулю р,преобразователь двоичного кода вунитарный код, причем выходы регистра множимого соединены соответственно с первыми входами элементов И первой группы, вторые входыкоторых соединены соответственно спервьм входом синхронизации устройства, первым входом первого элементИ и управляющими входами регистрапервого макрокоэффициента мно."имогои регистра второго макрокоэффициенЗ 0 та множимого, выходы регистра пер 962942вого макрокоэффициента множимого соединены соответственно с первыми входами первого и второго блоков умножения по модулю р, выходы регистра второго макрокоэффициента множимого соединены соответственно с первыми 5 входами третьего блока умножения по модулю р, вторые входы которого соединены соо"ветственно .с выходами регистра л;рвого макрокоэффициента множителя и вторыми входами пер вого блока умножения по модулю р, выходы регистра множителя соединены соответственно с первыми входами элементов И второй группы и являются выходами устройства, вторые входы элементов И второй группы соединены с вторым входом синхронизации устройства, входом элемента задержки, с первым входом второго элемента И и с управляющими входами регистра первого макрокоэффициента множителя и регистра второгомакрокоэффициента множителя, выходы элементов И первой группы соединены соответственно с входами преобразователя двоичного кода в уни" тарный код, управляющий выход которого соединен с вторыми. входами первого и второго элементов И, выходы которых соединены соответственно с информационными входами первого и второго триггеров, единичный выход, третьего триггера соединен с третьим входом второго элемента И, единичные выходы первого и второгэ триггеров соединены соответственно с первым и вторым входами третьего элемента И,35 выходы регистра. памяти соединены соответственно с перввыми входами элементов И третьей группы, выходы которых соединены соответственнос входами первой группы сумматора по40 модулю р, входы второй группы которого соединены соответственно с выходами элементов И пятой группы, первые входы которых соединены соответственно с выходами третьего .бло ка умножения по модулю р, входы третьей группы сумматора по модулю рсоединены соответственно с выходами элементов И четвертой группы, первые входы которых соединены соответствен но с выходами регистра первого макрокоэффициента множителя, выходы., элементов И второй группы соединены соответственно с входами преобразова еля двоичного кода в унитарный,оды которого соединены соответственно с входами второго блока хранения констант, выходы первой группы которого соединены соответственно с информационными входами регистра первого макрокоэффициента множителя, 60 информационные входы регистра второго макрокоэффициента множителя соединены соответственно с выходами второй группы второго блока хранения констант, выходы преобразователя дво ичного кода в унитарный соединены соответственно с входами первого блока хранения констант, выходы первой группы которого соединены соответственно с информационными входами регистра первого макрокоэффициента множимого, а выходы второй группы - соответственно с информационными входами регистра второго макрокоэффициента множимого, выходы регистра второго макрокоэфФициента множителя соединены соот ветственно с вторыми входами второго блока умножения по модулю р, выходы которого соединены соответственно с первьми входами элементов И шетсой группы, выходы которых соединены соответственно с входами четвертой группы сумматора по модулю р, входы пятой группы которого соедиЦены с выходом третьего элемента И,. а выходы - соответственно с информационными входами регистра множителя, вторые входы элементов И пятой ишестой групп ббъединены и являютсятретьим входом синхронизации устрой-.ства, третий вход третьего элементаИ соединен с вторыми входами элементов И третьей.и четвертой групп и является четвертым входом синхронизации устройства, управляющие входы первого, второго и третьего триггеров объединены и являются пятым входом синхронизации устройства.На чертеже представлена функциональная схема устройства.устройство содержит регистр 1,множимого, регистр 2 множителя, элементы И 3. и 4,.преобразователь 5двоичного кода в унитарный код, блоки 6 и 7 хранения констант, регистр 8 первогь макрокаэффициента множимого, регистр 9 второго макрокоэффициента множимого, регистр 10 первого макрокоэффициента множителя, регистр11 второго макрокоэффициента множителя, блоки 12-14 умножения по модулю р, регистр 15 памяти, элементы.И 16-19, сумматор 20 по модулю р,элементы И 21 и 22, триггеры 23 и 24, элемент И 25, триггер 26, элемент 27 задержки, входы 28 первого операндаустройства, входы 29 второго онеранда устройства, входы 30-34 синхронизации устройства, выход 35 устройства.В устройстве входы регистра 2 множимого являются входами 28 первого операнда устройства, входы регистра 2 множителя являются входами 29 второго операнда устройства, выходы блока 12 умножения по модулю р соединены соответственно с входами регистра 15 памяти, выходы регистра 1 множимого соединены соответственно с первыми входами элементов И 3, вторые входы которыхссединены соответственно с входом30 синхронизации устройства, пер- жителя соединены соответственно с вью входом элемента И 21 и управ- аходами второй группы блока 7 храляющими входами регистра 8 первого кения констант, выходы преобразрвамакрокоэффициента множимого и ре- теля 5 двоичного кода в унитарный гистра 9 второго макрокоэффициента соединены соответственно с входами множимого,выходы регистра 8 первого 5 блока 6 хранения констант, выходы макрокоэффициента множимого соеди- первой группы которого соединены иены соответственно с первыми вхо- соответственно с информационными дами блоков 12 и 13 умножения по входами регистра 8 первого макро- модулю р, выходы регистра 9 второго коэффициента множимого, а выходы макрокоэффициента множимого соеди второй группы - соответственно с иены соответственно с первыми вхо- информационными входами регистра 9 дами блока 14 умножения по мдулю второго макрокоэффициента множимор, вторые входы которого соединены ж, выходы регистра.11 второго максоответственно с выходами регистра 10рокоэффициента множителя соединены макрокоэффициента множителяи вторыми 151 соответственно с вторыми входами входами блока 12 умножения по моду- блока 13 умножения по модулю р, н-, лю р, выходы регистра 2 множителя ходы. которого соединены.соответстсоединены соответственно. с первыми венно с первыми входами элементов И входами.элементов И 4 и являются вы- . 19, выходы которых соединены соответходами 35 устройства, вторые входы 20 ственно .с входами четвертой группы элементов И 4 соединены с входом 31 сумматора 20 по модулю р, входы пясинхронизации устройства, с входом той группы которого соединены с н- элемента 27 задержки, с первым вхо- ходом элемента И 25, а выходы - дом элемента И 22 и с управляющими соответственно с информационными входами регистра 10 первого макрокоэф- р 5 Входами регистра 2 множителя, втофициента множителя и регистра 11 вто- Рые входы элементов И 17 и 19 объерого макрокоэффициента множителя, динены и являются входом 32 синхровыходы элементов. И 3 соединены соот- низации устройства, третий вход ветственно с входами преобразовате- элемента И 25 соединенс вторыми ля 5 двоичного кода в унитарный код, 4 ЗО входами элементов И 16 и 18 и явля- управляющий выход которого соединен . ются входом 33 синхронизации устройс вторыми входами элементов И 21 и 22, ства, управляющие входы триггеров 23, выходы которых соединены соответст и 26 соединены и .являются входом венно с информационными входами триг синхронизации устройства. пзров 23 и 24, единичный выход триг- З 5 . В основу работы устройства поло- гера 26 соединен с третьим входом . жен известный алгоритм. Умножения с элемента И 22, единичные выходы. Разложением сомножителей. на макрокотриггеров 23 и 24 соединены соответ- . эффициенты, суть которого состоит в ственно с первым и вторьм входами . следующем.элемента И 25, выходы регистра 15Если рабочие основания системы памяти соединены соответственно с разбить на две группы, такие, что первыми входами элементов И 16, вы-- Р.= УЯБ = Р), то любое ходы которых соединены соответствен-число, .лежащее в диапазонеО, у , но с входами первой группы сумматора . можно представить в виде 20 по модулю р, входы второй группыкоторого соединены соответственно с 45 А = АР + А 2 выходами элементов И 17, первые . где А - частное от деления числа входы которых соединены соответствен- А на Р (первый макрокоэфно с выходами блока 14 умножения по фициент); модулю р, входы третьей группы сум- А;1 - остаток от деления числа жтора 20 по модулю р соединены со- А на Р второй макрокоэфответственно с выходами элементов фициент)И 18, первые входы которых соедине-Умножение двух чисел можно проы соответственно с выходами регист- изводить не в диапазоне р г; а в дира 10 первого макрокоэффициента множи. .апазоне У с сокращением произведения теля, выходы элементов И 4 соедине на .ы соответственно с входами преобра- Пусть А " множимое, В - множитель. зователя 5 двоичного кода в унитар- Представим их в виде: ьй, выходы которого соединены со- А = А 4 Р+ А ответственно с входами блока 7 хра- В - ЬР+ В нения констант, выходы первой груп: Тогда произведение чисел найпы которого соединены соответствен- дется следующим образом: но с информационными входами регист- АВ А 1 Э Р+ АВгР 1+АгВ Рг+ А айаг ра 10 первого макрокоэффициента мно- У Р жителя, информационные входы.регист- АВ А 1 ВгР 1+АгВРг, Аа Вг ра 11 второго макрокоэффициента мно =А вУ. 30 умножения по модулю р (р - основаниесистемы остаточных классов), регистрпамяти, сумматор по модулю р, причем входы регистра множимого являютсявходами первого операнда устройства,выходы регистра множителя являются 5входами второго операнда устройства,выходы блока умножения по модулю рсоединены соответственно с входамирегистра памяти, о т л и ч а ю щ е-е с я тем, что, с целью повышения 10быстродействия устройства, в неговведены шесть групп элементов И,элемент задержки, три триггера, триэлемента И, второй блок храненияконстант, регистр первого макрокоэф 15фициента множимого, регистр второго макрокоэффициента множимого,регистр первого макрокоэффициентамножителя, регистр второго макрокоэффициента множителя, второй блокумножения по модулю р, третий блокумножения по модулю р,преобразователь двоичного кода в унитарныйкод, причем выходы регистра множимого соединены соответственно спервыми входами элементов И первойгруппы, вторые входы которых соединены соответственно с первым входом синхронизации устройства, первьм входом первого элемента И иуправляющими входами регистра первого макрокоэффициента множимого,выходы регистра первого макрокоэффициента множимого соединены соответ-"ственно с первыми входами первого и З 5второго блоков умножения по модулю р,выходы регистра второго макрокоэффици.ента множимого соединены соответственно с первыми входами третьего блока умножения по модулю р, вторыевходы которого соединены соответственно с выходами регистра первогоьекрокоэффициента множителя и вторымивходами первого блока умножения помодулю р, выходы регистра множителясоединены соответственно с первымивходами .элементов И второй группы иявляются выходами устройства, вторыевходы элементов И второй группы соединены с вторым входом синхронизацииустройства, входом элемента задержки, с первым входом второго элемента И и с управляющими входами регистра первого макрокоэффициента множителя и регистра второго макрокоэффициента множителя, выходы элементов И 55первой группы соединены соответственно с входами преобразователя двоичного кода в унитарный код, управляющий выход которого соединен с вторымивходами первого и второго элементов ЮИ, выходы которых соединены соответственно с информационными входамипервого и второго триггеров, единич-фный выход третьего триггера соединенс тоетьим входом второго элемента И 65 единичные выходы первого и второго триггеров соединены соответственно с первым и вторым входами третьего элемента И, выходы регистра памяти соединены соответственно с первыми входами элементов И третьей группы, юходы которых соединены соответственно с входами первой группы сумматора по модулю р, входы второй группы которого соединены соответственно с выходами элементов И пятой группы, первые входы которых соединены соответственно с выходами третьего блока умножения по модулю р, входы третьей группы сумматора по модулю р соединены соответственно с находами элементов И четвертой группы, первые входы которых соединены соответственно с выходами регистра первого макрокоэффициента множителя, выходы элементов И второй группы соединены соответственно с входами преобразователя двоичного кода в унитарный, выходы которого соединены соответственно с входами второго блока хранения констант, жходы первой группы которого соединены соответственно с информационными входами регистра первого ьакрокоэффициента множителя, инфорюционные входы регистра второго макрокоэффициента множителя соединены соответственно с выходами второй группы второго блока хранения констант, выходы преобразователя двоичного кода в унитарный соединены соответственно с выходами первого блока хранения констант, выходы первой группы которого соединены соответственно с информационнымивходами регистра первого макрокоэффициента множимого, а выходы второй группы - соответственно с информационными входами регистра второго макрокоэффициента лножимого, выходырегистра второго макрокоэффициента мно.жителя соединены соответственно с вторыми входами второго блока умножения по модулю р, выходы которого соединены соответсвенно с первыми входами элементов И шестой группы, выходы которых соединены соответственно с входами четвертой группы сумматора по модулю р, входы пятой группы которого соединены с выходом третьего элемента И, а выходы - соответственно с информационными входами регистра множителя, вторые входыэлементов И пятой и шестой групп объединены и являются третьим входом синхронизации устройства, третий вход третьего элемента И соединен с вторыми входами элементов И третьей и четвертой групп и является четвертьм входом синхронизации устройства, управляющие входы первого, второго и третьего триггеров объединены и,Эак 514 69 П исноеитетарытийкая на сударственного ко изобретений и от осква, Ж, Рауш/5 илиал ПНПф Патент , г,Ужгород, ул. Проект 4 являются пятьи входом синхронизацииустройства,Источники информации,принятые во внимание при экспертизе

Смотреть

Заявка

3219203, 16.12.1980

ПРЕДПРИЯТИЕ ПЯ А-7638, МОСКОВСКИЙ ИНСТИТУТ ИНЖЕНЕРОВ ГРАЖДАНСКОЙ АВИАЦИИ

БЕЛОВА РАИСА СЕМЕНОВНА, ЕВСТИГНЕЕВ ВЛАДИМИР ГАВРИЛОВИЧ, НОВОЖИЛОВ АЛЕКСАНДР СЕРГЕЕВИЧ, СВЕДЕ-ШВЕЦ ВАЛЕРИЙ НИКОЛАЕВИЧ

МПК / Метки

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения

Опубликовано: 30.09.1982

Код ссылки

<a href="https://patents.su/6-962942-ustrojjstvo-dlya-umnozheniya-v-sisteme-ostatochnykh-klassov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для умножения в системе остаточных классов</a>

Похожие патенты