G06F 17/16 — матричные или векторные вычисления

Номер патента: 1265796

Опубликовано: 23.10.1986

Авторы: Кривоцюк, Попов

МПК: G06F 17/16

Метки: выполнения, матриц, обращения, операций

...На вход делителя 30 поступают прошедшие через элементы И 29 (если результат сравнения не равен нулю) сигналы о составляющих вектора 1(1-А;А.)Х;. В результате на выходе делителя 30 Формируются сигналы, соответствующие составляющим вектора-столбца 6; п 1), Эти сигналы проходят через узел 25, на выходе которого получается искомая вектор- строка. В том случае, если результат сравнения в схеме 28 сравнения равен нулю, то сигналы с него поступают на входы элементов И другой группы, Сигналы о составляющих век" тора А,Х, ш1 поступают на вход узла 25, после чего проходят на вход узла 27, на второй вход которого поступают сигналы о векторе А;Х,. На выходе узла 27 Формируется скалярный сигнал, соответствующий величитне (А Х,) (АХ,). Этот сигнал...

Номер патента: 1269125

Опубликовано: 07.11.1986

Авторы: Андреев, Васильев, Максячкин, Орлов

МПК: G06F 17/16, G06F 7/544

Метки: вычисления, произведений, суммы

...(старших) разрядов регистров 4 и 5В каждом такте в зависимости от содержимого младшего (старшего) разряда регистров 4 и 5 коды на выходахсумматоров 11 и 12 могут приниматьзначения а, или -а, и а или -а,соответственноПри этом код на выходе сумматора 13 может приниматьодно из значений: (а+ а ) (а а)р,(ат - а, ), (-а, - а) . Выходными сигналами дешифратора10 через соответствующую группу 6-8элементов И на вход накапливающегосумматора 1 подаются коды с выходоводного из сумматоров 11-13 либо нулевой код,Значение кодов а, или -а, на выходе сумматора 11 и а или -а на2выходе сумматора 12 формируются путем суммирования с нулем, либо путем инверсии и суммирования с единицей содержимого регистров 2 и 3,Пример вычисления для величин,заданных в...

Номер патента: 1269146

Опубликовано: 07.11.1986

Авторы: Куклин, Павучук

МПК: G06F 17/16

Метки: вычисления, логических, систем, функций

...4 триггеры первой.и второй ступени блока 14 хра,нения номеров вычисляемых функций, регистры входных и выходных сигналов в блоке 1 ввода-вывода, регистр 2 но вых значений входных сигналов, регистр 3 новых значений выходных сигналов, регистр 4 старых значений входных сигналов, регистр 5 старых значений выходных сигналов, первый 30 6 и второй 7 блоки сумматоров по модулю два, регистры измененныхсостояний входных 10 и выходных 11 сигналов, устанавливается в единичное состояние триггер 18 признака Я . В начале каждого нового шага в регистре 3 новых значений выходных сигналов записаны значения выходных сигналов, соответствующиеокончанию предшествующего шага, 40а в регистре 4 старых значений входных сигналов и в регистре 5 старых значений...

Номер патента: 1280388

Опубликовано: 30.12.1986

Авторы: Осадченко, Паберз, Радченко

МПК: G06F 17/16

Метки: быстрого, вектора, матрицу, умножения

...с результатом, который накапливается в регистре 2, что соответствует матричному умножению (суперпозиция столбцов матрицы в соответствии с видом вектора-сомножителя), Таким образом, осуществляется умножение на бесконечную периодическую матрицу, составленную иэ циркулянтов. Чтобы получить в регистре 2 результат умножения на конечную матрицу, необходимо изъять из суперпоэиции вклад, внесенный символами, выходящими из регистра аргумента.Наиболее важные ортогональные преобразования полностью или частично описываются через циркулянты, Например, матрицы Адамара размерностью р+1=4 К (где р - простое число) всегда могут быть построены как циркулянт из квадратичных вычетов и невычетов по модулю р, дополненный строкой и столбцом из единиц....

Номер патента: 1280389

Опубликовано: 30.12.1986

Авторы: Аверкин, Денисенко, Долголенко, Засыпкин, Луцкий, Цымбал

МПК: G06F 17/16

Метки: варианты, векторов, вычисления, его, произведения

...последующий регистр 40 вгруппе 41 имеет разрядность на еди, ницу меньшую, чем предыдущий регистр), начиная с младшего элемен 25та 39 первой строки матрицы 38 ипервого регистра 40 в группе 4.Выход поразрядной суммы младшегоэлемента 39 предпоследней строкиматрицы 38 соединен с информационным входом триггера 42, выход которого, также как и выходы сдвиговыхрегистров 40, выход сдвигового регистра 37 и выход поразрядной суммыэлемента 39 распространения переноса последней строки матрицы 38, являются выходами блока распространения переносов.Каждый элемент 39 содержит первый43 и второй 44 триггеры, информационные входы которых являются одноименными входами элемента распространения переноса, а выходы этих триггеров соединены с входами...

Номер патента: 1283754

Опубликовано: 15.01.1987

Авторы: Жабин, Корнейчук, Кротов, Макаров, Тарасенко, Ткаченко

МПК: G06F 17/16, G06F 7/544

Метки: вычисления, произведений, суммы

...с выходов квадраторов10 заносятся в соответствующие регистры 7 по заднему Фронту сигналана входе 15 устройства, В следующемтакте по сигналу на входе 16 устройства закрываются элементы 8 запрета,Информация, хранимая в регистрах б,поступает через соответствующиесумматоры 9 (суммируясь с нулем) имультиплексоры 11 на входы квадраторов 10. С их выходов значения Учерез мультиплексоры 3 соответственно записываются в регистры 6 по заднему Фронту сигнала на входе 16 вобратном коде.В следующем такте (сигнал на входе 17) на сумматорах 9 складываетсясодержимое первых и вторых регистров6 и 7 и результаты суммирования(Х +7,) "У через мультиплексоры 12г1 1 1поступают на входы многоразрядногосумматора 21, где суммируются с ве-личиной -К,...

Номер патента: 1283791

Опубликовано: 15.01.1987

Авторы: Гуляев, Спиченков, Стасюк, Чаплыга

МПК: G06F 17/16, G06F 7/544

Метки: вычислитель, матричный

...бинарных элеразрядных векторов, Формируемых как у4, )-ачад:Ь" с с - матрица бинарных элементов,составленная иэ понентов разрядных векторров у.,Вычислительный процесс определения значения -го разряда неизвест/ного А организуем как решение -го разрядного уравнения следующим образом. Значение первого разряда К определим как решение первого разряд" ного уравнения видаными входами этого блока, первые входы первого и второго сумматоров по модулю два соединены со знаковыми разрядами входов первого и второго слагаемого сумматора блока Формирования результата соответственно,второй вход второго сумматора помодулю два соединен с первым входом первого сумматора по модулю два, второй вход которого соединен с выходом знакового разряда сумматора,...

Номер патента: 1288714

Опубликовано: 07.02.1987

Авторы: Алеев, Чудов

МПК: G06F 17/16

Метки: идемпотентной, матрицы, приведения, треугольной, форме

...левомустолбцу, Таким образом, во время действия импульсов на выходе 27 блока9 управления единичный сигнал имеетместо только на выходах блока 7 (навходах 22), номер которых соответст"14 6В результате приведения матрицы 2 к треугольной идемпотентной форме блок 3 памяти содержит информацию некоторой строки, являющейся одним из решений х системы ш линейных уравнений с ш неизвестными вида Я = Ь. После ш кратного выполнения базисных операций (при подсчете счетчиком 35 блока 9 управления ш импульсов 27) на выходе счетчика 35 формируется перепад, устанавливающий триеггер 31 блока 9 в нулевое состояние, а триггер 36 - в единичное состояние. При этом первым импульсом с выхода генератора 29 блока 9 триггер 36 возвращается в исходное...

Номер патента: 1292008

Опубликовано: 23.02.1987

Авторы: Вышков, Денисов, Петров, Сабаев, Шептулин

МПК: G06F 17/16

Метки: матрицами, операций

...сброс накакк45 пливающего сумматора 4, Одновременно происходит перепись кодов адресовчтения, равных единице, считываемых,элементов с ,и 1 соответственно вадресные регистры 7, и 7 и переписькода адреса записи, равного двум, вы.числяемого элемента Й в адресныйрегистр 7 з. По команде К производится чтейие блоков 3, и 3 памяти,в результате чего элементы сщ и 1 к, 55 поступа т на входы умно теля 2 Полученное произведение с1 без изменения проходит через сумматор 4 ивычитается из элемента а к в вычитателе 5. Результат вычислений - эле 1292008сов. мент спо команде К записывается в блок 3; памяти и передается на выход устройства с помощью группы 8, элементов ИАналогичным образом осушествляет - ся процесс обработки информации в остальных...

Номер патента: 1312610

Опубликовано: 23.05.1987

Автор: Чудов

МПК: G06F 17/16

Метки: идемпотентной, матрицы, приведения, треугольной, форме

...мяти. 15 яцсик;х 4 измяги осгзльиых ст 016- цов лвоичиой мзтрицы 2 и 6 локд 3 идчяти информзция в лдиим тдк( остдется б 1 иче исния. 1 Осге иере писки информ;ции Ез 2-; - п вцхолдх 6 локд 5, и сг.еов)тс,ьио,и)холе элем(ит 1 И,1 И 7 им(т )1 о иу,сий иотеициГ, ири этм лииичицй И). иИдл имеет чеето ид вьхо;е( элечсигд И 2 (из выхоЛе,52 6 локд 1 чирдвгеиия),из вцхоЛ элементд И 41 (ид вцхоЛе 28 ),10 кИр(1 В,1(ии 51) 1 чгВОЯ потеии 151, иоэ О) из вторьх ) ирзв дяк)иеих вхолдх 2( 5 Исск 4 идмяти в лдинцй ч(чеит имеет лесто иу,ивой иотенцизл, з нз третьих уирзвляк- иВх вхолдх 24 ячеек идмяти 4 елииициый иог(ииз,1 1)г)к ) э,и.меитов 11 формирхет (, ЕИ И И 1 И Ь И ИОТ.ИИ 11 ив ГХ ВЬХОЛЗ Х, ИОМЕ- рд которых соответствуОт иомердм столГ)ов ли)ичиои...

Номер патента: 1312707

Опубликовано: 23.05.1987

Автор: Сумцов

МПК: G06F 17/16

Метки: переменного, постоянный, сумцова

...4 для подключения нагрузки постсянного тока, 2 Киндукторов 5.1-5,2 К (где К - целоечисло) и столько же встречно-последовательно включенных вентилей 6,1 -62 К, Один конец цепочки диодов подключен к входному выводу 1, второйконец цепочки - к общей точке выводов 2 и 4, Каждый из четных индукторов подключен между выходным выводом 3 и точкой соединения одноименных электродов каждого нечетноговентиля с последующим четным - 6.1и 6,2, 6,3 и 64 и т,д. Первыйиндуктор включен между входными выводами 1 и 2, каждый из остальныхнечетных индукторов включен междуобщей точкой выводов 2 и 4 и точкойсоединения одноименных электродовкаждого четного вентиля с последующим нечетным - 6,2 и 6.3, 6.4 и6,5 и т,д,Устройство работает следующим образом,Допустим, В...

Номер патента: 1322312

Опубликовано: 07.07.1987

Авторы: Герасимов, Колесник, Переваров

МПК: G06F 17/16

Метки: исследования, петри, сетей

...3. Она имеет вид:0001т.е. данная сеть Петри имеет четыреЗО позиции и три перехода. Первоначальная маркировка находится в блоке 4 и имеет вид:Требуется определить достижима ли маркировкаиз маркировкиПредполагают, что маркировка (и достижима из маркировки р , Тогла су40 ществует последовательность (возможно пустая) запусков переходов б , которая приводит изк. Это означает, что Г(б) является неотрицательным целым решением следующего матричного45 уравнения для Хр= ш+ х.д.Если р достижима из р, уравнение (1)50 имеет решение в неотрицательных целых, если уравнение (1) не имеет решения,не достижима изПод действием синхросигналов с блока 11 информация с выхода блока 1 поступает на вторые входы блоков5-15-Е схем сравнения группы, где...

Номер патента: 1339585

Опубликовано: 23.09.1987

Авторы: Кривоцюк, Попов

МПК: G06F 17/16

Метки: матриц, обращения

...суммирования, на вторые входы которого поступает инйормация,5 считанная сигналом С с блока 12 хранения единичной матрицы 1 (фиг. 3). На выходах блока 11 суммирования получаются сигналы, соответствующие элементам матрицы (1-В; Х ), Эти сигналы поступают на входы блока 13 умножения, на вторые входы которого поступают сигналы, соответствующие элементам матрицы И пп, Ка выходе получаются сигналы, соответствующие элементам матрицы В. 1 п к п.(Сигналы, соответствующие элементам вектора-столбца В и матрицы В с выходов первого 2 и второго 5 блоков формирования матриц поступают20 на входы блока 6 йормирования обрат - 1ной матрицы Ч,. =1.Б: о ), выходы ко 1торого являются выходами устройства, На этом заканчивается первый такт обращения матриц....

Номер патента: 1345211

Опубликовано: 15.10.1987

Авторы: Авгуль, Лазаревич, Мищенко, Соболевский, Якуш

МПК: G06F 17/16

Метки: матрицами, операций

...соответствующие элементы ИЛИ 10 подаютсясформированные по первому тактовомуимпульсу сомножители. В результатена выходах умножителей 11 формируются сомножители аоа П Па1, а , которые суммируются на сумматоре 13, на выходе которого формируются значения д , записываемые3 20 в блок 3.На следующем шаге устройство работает аналогично. В блоках 4 формируются сомножители а Й аин и+2а Йаи вычисляются зна 1 пчения Й ,. На последнем шаге получают искомое произведение П т,е. на выходах устройства 5; фор 2 п 1 мируются значения элементов Й .,1 результирующей матрицы. Формула из обре те ния35 Устройство для операций над матрицами, содержащее блок ввода, вход элементов исходных матриц устройства подключен к первому информационному входу блока ввода,...

Номер патента: 1348855

Опубликовано: 30.10.1987

Автор: Белозерский

МПК: G06F 17/16

Метки: матрицами, операций

...что и реализуется благодаря введению в устройство блоков 2 деления.В исходном состоянии на входах нторых сомножителей всех блоков 3 всех столбцов матрицы, кроме последнего, присутствуют произвольные сигналы х х,х , . Следонательно, для реализации итерационной процедуры (4) отыскания собственного числаи собственного вектора х = (х,.хх ,х ) матрицы А, где Т - символ транспоциронания, в качестве начального приближения выбирается вектор х =(х,хо 1 о ф 2 сфф х , ,1)т. 1 а выходе сумматора 4 последнего вычислителя 1 последней строки матрицы при этом образуется сигнал который является первым приближением собственного числа, . На выходе сумматора 4 последнего вычислителя 1 1.-й строки,= 1п, образуется сигналих = а х + а1 с который...

Номер патента: 1354204

Опубликовано: 23.11.1987

Авторы: Коробкин, Ситников

МПК: G06F 17/16, G06F 19/00

Метки: матричный, процессор

...до момента окончания обработки в арифметико-логических узлах 56 фрагмента,введенного ранееПосле завершенияобработки ранее введенного фрагментаего элементы данных передаются по линиям 61 и через мультиплексоры 68записываются в триггеры 69. Послеэтого без задержки введенный текущийфрагмент из триггеров 69 через мультиплексоры 70, шину 61 поступает варифметико-логические устройства. 56и в узел 57 оперативной памяти, чтопозволяет приступить к непосредственной обработке этого фрагмента.В то же время обработанный ранеефрагмент из триггеров 69 выводитсячерез мультиплексоры 70, линии 60,приемопередатчики 65, линии 66 втриггеры 63. Далее по соответствующим линиям 55 и шине 19 производится построчный вывод обработанногофрагмента из матрицы...

Номер патента: 1354206

Опубликовано: 23.11.1987

Авторы: Выжиковски, Каневский, Котов

МПК: G06F 17/16

Метки: матриц, разбиения

...я /я ас выхода сумматора 3. 1. 3 - в регистр 3. 2. 3. На выхо 5 де сумматора 7.1.2 получают величиИ)(о) (о) у о (о)ну а = а - а, /ан Я 1 = 14 гкоторая в конце такта принимается врегистр 13. 2. 2. На выходе арифметического устройства 5,1.4 получаютВ шестом такте элемент а , принимается в регистр 4 . 2 . 4 , в регистр(2)44 44 24 ЗЗ ха 4 = 1 4 принимается в регистр 13.4.4.На этом разложение квадратной матрицы А = а;Д размерности М = 4 заканчивается. Элементы матрицы Ь последовательно принимались в регистры 3.2.4 принимается элемент а("(о 1 (оЭлементы а, и а, записываются врегистры 41,4 и 3,1.4 соответственно, а элементы а 4, и а, - в регист(о) (а 1ры 4,1.3 и"3.1,3 соответственно,В седьмом такте на выходе сумматора 7.2.3 получают элемент...

Номер патента: 1363247

Опубликовано: 30.12.1987

Авторы: Авгуль, Козюминский, Седухин, Якуш

МПК: G06F 17/16

Метки: матриц, перемножения

...и подаются на входы блока 10 умножения. С выхода блока 10 умножения произведение а Ьпоступает на вход сумма 11 11тора 11, на второй вход которого поступают нули, так какрегистр 9 блока 5, постоянно находится в нулевом состоянии. В результате на первом такте на выходе сумматора 11 формиру 1 ется накапливаемая сумма С = 0 +11 + аЬ , . На втором . такте накапливаемая сумма Сзаписывается в ре 11гистр 9 блока 5, . В блоке 5, аналогично формируется накапливаемая сумма С 2, =О+а 2, Ь . Вблоке 5 с регистров 8 и 7 на входы блока 102 умножения подаются элементы а и12 Ь, соответственно. На выходе сумма 21тора 11 формируется накапливаемая сумма С = С, + а 12 Ь, . На треть-,.2ем такте в блоке 5 , аналогично формируется накапливаемая сумма С э 1э...

Номер патента: 1381540

Опубликовано: 15.03.1988

Авторы: Витер, Коваль, Кравчук, Сопрунюк

МПК: G06F 17/16

Метки: матриц, транспонирования

...младший разряд будет Ак.)1 ля записи второй матрицы (п = 2)испол,зуется тот же ДКА, что и для считывания первой матрицы, а считывание осуществляется с использованием ДКА. т,е, при увеличении п на единицу,младшего разряда ДКА увеличивается на К с учетом того, что А явля ется следующим старшим разрядом дляАиВ устройстве, реализующем предлагаемый способ, на установочный входсчетчика 2, работающего в режиме обратного счета, поступают данные оразмерах транспонируемых матриц потока в виде двоичного кода количества разрядов ДКА-И, которые с выходасчетчика 2 поступают на вход блока 3памяти. С блока 3 код, с данными о 35 положении младшего разряда ДКА, ввиде ДКА второй ячейки блока 9 поступает на входы накапливающих сумматоров 4 и 5 (фиг. 2),...

Номер патента: 1387013

Опубликовано: 07.04.1988

Авторы: Авгуль, Мищенко, Седухин, Якуш

МПК: G06F 17/16

Метки: матриц, обращения, плотных

...триггеры 1 2 и 1 3 - в единичное состояние . Н а выходе умножителя 7 формируется значение агз=(2) =агз/агг, которое поступает на выходы 21 -(1)23 фиг. 2 - 4).На пятом такте на вход 11 может подаваться элемент ановой матрицы А или нулевое значение с дополнительными разрядами 1 и О, на вход 1 г - признак ( и дополнительный разряды 0 и О, на вход 1 з - аз 4 и дополнительные разряды 0 и 1, на вход 14 - а 4 з и дополнительные разряды 0 и 1 фиг. ), В ОБ 211 в регистр 10 записывается элемент а 11 новой матрицы или нулевое значение, триггер 11 устанавливается в единичное состояние, В ОБ 2 г 1 в регистр 28 записывается Ь, триггер ЗЗ устанавливается в нулевое состояние, на выходе сумматора 27 формируется значение Ьг(=(1) (1) (2) а 1 г, в регистр...

Номер патента: 1388896

Опубликовано: 15.04.1988

Авторы: Леднев, Плекин

МПК: G06F 17/16

Метки: адаптивный, фильтр, цифровой

...54-56 подаются в блоки 5 и 58 деления, Через с д (гдед - время деления кодов ).на выходах этих блоков устанавл ив.ливаются цифровые коды оценок я,и яБлок 5 определения параметра ап"- 40 проксимации в соответствии с алгоритмом (.10) вычисляет оценку с, для че 4 6го значения с 1, и с 1 поступают в блоки 26 и 27 вычисления алгоритма. Затем с помощью блока 29 деления формиАруется величина 1 пс 1/1 пц,которая через третий блок 30 вычисления лога- рифма поступает во второй блок 31 деления. В этом блоке она нормируется относительно значения З.п 2, цифровой код которого хранится в регистре 28.Блоки 26, 27, 30 и 32 работают следующим образом Для вычисления 1 пх используется стандартное разлсжение этой функции в ряд Тейлора прих 0: На выходе...

Номер патента: 1388897

Опубликовано: 15.04.1988

Авторы: Авгуль, Мищенко, Подрубный, Седухин, Якуш

МПК: G06F 17/16

Метки: выполнения, матричных, операций

...в регистр 10 -г фэлемент с, в регистр 14 - элемент Ь, на выходе сумматора Формируется й, =с +а Ь,. В элементе 5, в регистр 12чзаписывается элемент а , в регистр 1 О - од, в регистр 14 - Ь на выходео сумматора формируется д = д + а, Ь,. В элементе 5, в регистр 12 записывается элемент а в регистр 10 - злемент с в регистр 14 - Ъ на вы ходе сумматоРа фоРмиРуется Й, = с + + а,Ь.На втором такте в элементе 5в регистр 12 записывается элемент а а триггер 16 изменяет свое состояние и запрещает запись в регистр 12, на выходе сумматора формируется Йд = 1, + а Ь, . В элементах 5; на последующих тактах аналогичным образом формируются с 1;, показанные на временных диаграммах (фиг.3).25Значения соответствующих элементов Й; результирующей матрицы 0...

Номер патента: 1401477

Опубликовано: 07.06.1988

Авторы: Авгуль, Мищенко, Седухин, Якуш

МПК: G06F 17/16

Метки: вычисления, матричное, свертки

...в ОБ 5, на выходе умножителя.13 формируется значение ы, х которое подается на сумматор 14, навторой вход которого подается значение у, =О (фиг.2). На выходе сумматора 14 формируется значение у =у+1 1+ Ы,х,.На первом такте на первый, второйи третий входы ОБ 5, подаются соответственно элемент ит , нулевой сигнал у=О и элемент х 1, На выходе сумматора 14 ОБ 5 формируется значение у =у+ ы х,.На втором такте на первый, второйи третий входы ОБ 5 подаются соответственно элемент ю р нулевойсигнал у =О,и элемент х. На выходесумматора 14 ОБ 5, Формируется значение у, =ум х В ОБ 5 на первый, второй и третий входы подаютсясоответственно элемент И, , значениеу и х ф . На выходе сумматора 14ОБ 52 формируется значен е у(;ю =и)"уг + шх,На третьем такте...

Номер патента: 1401478

Опубликовано: 07.06.1988

Авторы: Каневский, Котов, Самофалова

МПК: G06F 17/16

Метки: lu-разложения, матриц

...а(о 1/а(1 а " котороепоступает на вход вычитателя 8,2.1,и на его выходе получаем выражениеа 1 = а- а/а , а,. Элемент(1) (О 1 (1 (О 1 (о 1а(о поступает на первый вход ПЭ311,3.1. На выходе умножителя 7.3.1появляется произведение а,1/а ф акоторое подается на вход вычитателя8,3,1 и на его выходе получаем вы(1 (о (о(о), (оражение а = а - а,1/аа о,. Вконце такта частное а ("/а(о принимается в регистр 10,3,1, а Д - из регистра 9.2.1 принимается в регистр3.2.2, а о принимается в регистр(19. 2; 1, а (1 - в регистр 9. 3. 1, В пятом такте отсчет а(0) подается33на первый вход ПЭ 1.3.1, на гыходеумножителя 7.3.1 получается произведение а,)/а(, а (" которое подается(о)на вход вычитателя 8.3.1 и на еговыходе получаем выражение а =...

Номер патента: 1411778

Опубликовано: 23.07.1988

Авторы: Кузьмин, Мусаев, Роптанов, Юхимчук

МПК: G06F 17/16

Метки: вычислитель, матричный

...выдачу кодов веса ветвей с регистра 17 на первый вход блока 20 и на первый вход схемы 19 сравнения, Код с регистра 17подается на первый вход сумматора18, код с регистра 17 - на первыйвход сумматора 18 е. Одновременно навторой вход сумматора 18 вьдаетсякод веса ветви с регистра 7, которыйсоответствует коду ветви 5-6 модулируемого графа. Таким образом, навыходе сумматора 181 появляется код,соответствующий путй 3-4-6 графа, ана выходе сумматора 18 - код, соответствующий пути 3-5-6 графа. Код свыхода сумматора 18 подаемся на второй вход схемы 191 сравнения и напервые входы блоков 20 и 20 элемен тов И. Код с выхода сумматора 18подаемся на второи вход схемы 19сравнения и на первые входы блоков20 и 206 элементов И. В схеме 19сравнения...

Номер патента: 1413627

Опубликовано: 30.07.1988

Автор: Волощенко

МПК: G06F 17/16, G06F 7/552

Метки: возведения, извлечения, квадрат, квадратного, корня

...сверху и слевана отображениях коммутаторов). Сигналединичного уровня на входах 20 открывает элементы И 12, а также элементыИ 13 и 14, что обеспечивает прохождение через них сигналов. Таким образом обеспечивается настройка устройства на извлечение корня.Извлечение квадратного корня вустройстве выполняется итеративно поалгоритму без восстановления остатка, в котором 1-й разряд корня определяется по знаку и-го остатка Црвычисляемого по формулеЦО = Я,. (ОЛ 217,)2 +г, +.)где (, - остаток п-й итерации;У; - бит 1-го разряда подкоренного выражения У(1= 1,21)1);2- бит и-го разряда корня;7. - и-разрядный код, равный 10(ОаХХ Е1)+Хт,е,операции поразрядногоИСКЛЮЧАЮЩЕГО ИЛИ (и) -гобита корня со всеми определенными до этого его цифра Л 5 а...

Номер патента: 1413644

Опубликовано: 30.07.1988

Авторы: Мищенко, Онищук, Перепелица, Якуш

МПК: G06F 17/16

Метки: вычислитель, матричный

...ведепень я перемо ре" ть как сомножи го стол.е. элеменждый из ко 4 ф ставлен четырех наглядносе линии, ряемостиобведены группыпунктирной ментов (яд работы ременные дна трой На вв момен ввода,ветстве всех эле- ультирую 11 Ф я соот у 7 в 1. В пе м столбце сомножителей располагаю элементы д-й строки первой матрицы А, т.е. а,а11119;2 й " й а, а затем вся эта группа из г элементов повторяется г ф 2 раз.2, В каждом последующем Р-м столбце сомножителей, кроме последнего, т.е. Р=2, 3, , М, располагаются последовательно элементы столбцов матрицы А, т.е, элементы а , а 21, .Оа, а 11, а, , ат 2 а а 2, , а, причем каждый элемент1 Г 2повторяется г2 раз, затем вся этаруппа из г элементов повторяется, И Р+1)раз. 3. В последнем столбце 2 ей...

Номер патента: 1418749

Опубликовано: 23.08.1988

Автор: Обод

МПК: G06F 17/16

Метки: матриц, умножения

...необходимо осуществить накопление результатов поразрядного перемножения. Это накопление осуществляется в накопительных сумматорах, выполненных на сумматоре и регистре Кроме того, при накоплении осущест" вляется перемножение предыдущего результата в процессе накопления на два Это осуществляется тем, что вы ходы с регистров поступают на первые входы сумматоров со сдвигом на один разряд в сторону старших. Этим и осуществлено умножение на два. Запись информации в регистры 17-20 осуществояется по заднему фронту импульса с первого выхода устройства 21 управ. ления (Фиг,Зд), Таким образом, на выходе регистра 17 в конце вычислений получается элемент матрицы Сфс 11= =а 11 Ь 11+а 12,Ь 12 на выходе регистра 18 - с 12=а 11 Ь 12+а 12.Ь 12 и т.д....

Номер патента: 1425667

Опубликовано: 23.09.1988

Авторы: Стальной, Шуцко

МПК: G06F 17/16, G06F 9/32

Метки: адресов, матрицы, формирования, элементов

...а 2 и т,д.После окончания формирования всех адресов матрицы количество адресов равно произведению щ х и, с первого выхода 10 блока 9 вырабатывается55 сигнал конца цикла, устанавливающий регистры 2 и 7 в нулевое состояние, а по следующему тактовому импульсу 5 схема приходит в исходное состояние и на выходе 12 блока 9 формируется сигнал, разрешающий прием следующей команды. Количество тактовых импульсов для формирования адресов массива и приведения схемы в исходное состояние равно (щ х п) + 2.Рассмотрим два варианта формирования адресов массива матрицы щ=З,.п=З, А=10, имеющей вид1 2 34 5 67 8 91, Матрица не транспорнированная Тр=0, на выходе 11 ПЗУ 9 сформированы адреса элементов матрицы: а 1=1, а 2=2, а 3=3, а 4=4, а 5=5, а 6=6, а 7=7, а...

Номер патента: 1425704

Опубликовано: 23.09.1988

Автор: Дворецкий

МПК: G06F 17/16

Метки: векторов, сжатия

...соседнего справа столбцатех из них, значение разряда управляющего вектора (+1) справа от которых равно нулю.Из табл, 2 видно, что на выходе триггера 24 х-го столбца матрицы тенкущеи строки нулевое значение 1-горазряда управляющего вектора переходит в единичное, если значение (- в .1)-го разряда управляющего вектора равно единице, единичное значение переходит в нулевое, если значение (+1)-го разряда управляющего вектора равно нулю; в остальных случаях14257 ОА, значение управляющего вектора записывается без изменений.Таким образом, в каждом такте н очередную строку переписываются ин 5 формационный и управляющий векторы, преобразованные таким образом, что ненулевые компоненты этих векторовсдвигаются вправо на одну позицию на место нулевых...